情報処理システムにおける構成要素間接続方式に関する研究

Search this Article

Author

    • 松永, 俊雄, 1943- マツナガ, トシオ

Bibliographic Information

Title

情報処理システムにおける構成要素間接続方式に関する研究

Author

松永, 俊雄, 1943-

Author(Another name)

マツナガ, トシオ

University

東北大学

Types of degree

工学博士

Grant ID

乙第5572号

Degree year

1991-07-10

Note and Description

博士論文

Table of Contents

  1. 目次 / p3 (0004.jp2)
  2. 第1章 序論 / p1 (0006.jp2)
  3. 1.1 研究の目的 / p1 (0006.jp2)
  4. 1.2 本研究の問題設定とその展開 / p2 (0007.jp2)
  5. 1.3 研究の内容 / p10 (0011.jp2)
  6. 1.4 入出力系およびプロセッサ系の接続方式の研究状況 / p15 (0013.jp2)
  7. 第2章 プロセッサとI/O間接続の高性能化方式 / p44 (0028.jp2)
  8. 2.1 まえがき / p44 (0028.jp2)
  9. 2.2 I/Oインタフェースにおける課題と接続方式 / p45 (0028.jp2)
  10. 2.3 インタロッキング方式([数式]方式)における問題設定 / p48 (0030.jp2)
  11. 2.4 リモート接続のニーズと問題点 / p48 (0030.jp2)
  12. 2.5 リモート接続の実現形態と既存方式 / p50 (0031.jp2)
  13. 2.6 高性能型I/Oインタフェースケーブル延長方式 / p52 (0032.jp2)
  14. 2.7 評価および考察 / p67 (0039.jp2)
  15. 2.8 他のリモート接続方式との比較 / p75 (0043.jp2)
  16. 2.9 ビットパラレル([数式]方式)とビットシリアル([数式]方式) / p77 (0044.jp2)
  17. 2.10 まとめ / p79 (0045.jp2)
  18. 第3章 データベースプロセッサ構成方式 / p82 (0047.jp2)
  19. 3.1 まえがき / p82 (0047.jp2)
  20. 3.2 データベース処理におけるボトルネックと基本演算 / p83 (0047.jp2)
  21. 3.3 データベース処理向けアーキテクチャ / p84 (0048.jp2)
  22. 3.4 提案するデータベースプロセッサ方式(DBP-P方式) / p91 (0051.jp2)
  23. 3.5 性能評価 / p107 (0059.jp2)
  24. 3.6 提案方式における実現項目とその効果 / p112 (0062.jp2)
  25. 3.7 まとめ / p114 (0063.jp2)
  26. 第4章 リング接続型マルチプロセッサ構成方式 / p116 (0064.jp2)
  27. 4.1 まえがき / p116 (0064.jp2)
  28. 4.2 複合構成システムの論理構成概念 / p117 (0064.jp2)
  29. 4.3 接続方式の選択 / p117 (0064.jp2)
  30. 4.4 プロセッサ間通信の提案方式 / p123 (0067.jp2)
  31. 4.5 プロセッサ接続系の性能 / p131 (0071.jp2)
  32. 4.6 トークンリングを適用した大規模分散処理システム / p143 (0077.jp2)
  33. 4.7 トークンリングの高信頼化方式 / p149 (0080.jp2)
  34. 4.8 プロセッサ増設方式 / p154 (0083.jp2)
  35. 4.9 大規模分散処理システムにおける性能評価 / p156 (0084.jp2)
  36. 4.10 まとめ / p161 (0086.jp2)
  37. 第5章 バス接続型マルチプロセッサ構成の性能評価 / p163 (0087.jp2)
  38. 5.1 まえがき / p163 (0087.jp2)
  39. 5.2 マルチ マイクロプロセッサ間接続方式 / p164 (0088.jp2)
  40. 5.3 バス接続型マルチプロセッサの構成モデル / p166 (0089.jp2)
  41. 5.4 密結合マルチプロセッサ(TCMP)のシステム性能評価 / p170 (0091.jp2)
  42. 5.5 疎結合マルチプロセッサ(LCMP)のシステム性能評価 / p181 (0096.jp2)
  43. 5.6 周辺制御構成方式 / p184 (0098.jp2)
  44. 5.7 考察 / p191 (0101.jp2)
  45. 5.8 まとめ / p194 (0103.jp2)
  46. 第6章 結論 / p195 (0103.jp2)
  47. 6.1 本研究のまとめ / p195 (0103.jp2)
  48. 6.2 コスト・性能のバランスがとれたシステム構成をめざして / p198 (0105.jp2)
  49. 謝辞 / p200 (0106.jp2)
  50. 参考文献 / p201 (0106.jp2)
  51. 関連発表 / p206 (0109.jp2)
  52. その他の主要な研究成果 / p208 (0110.jp2)
0access

Codes

  • NII Article ID (NAID)
    500000078826
  • NII Author ID (NRID)
    • 8000001002698
  • DOI(NDL)
  • NDLBibID
    • 000000243140
  • Source
    • NDL ONLINE
    • NDL Digital Collections
Page Top