CMOSデバイスによるA/D変換器ICの高性能化に関する研究
この論文にアクセスする
この論文をさがす
著者
書誌事項
- タイトル
-
CMOSデバイスによるA/D変換器ICの高性能化に関する研究
- 著者名
-
熊本, 敏夫
- 著者別名
-
クマモト, トシオ
- 学位授与大学
-
大阪府立大学
- 取得学位
-
工学博士
- 学位授与番号
-
乙第671号
- 学位授与年月日
-
1991-11-30
注記・抄録
博士論文
目次
- 目次 / p3 (0004.jp2)
- 第1章 序論 / p1 (0006.jp2)
- 1.1 関連分野の研究の歴史的背景と技術動向 / p1 (0006.jp2)
- 1.2 本研究の目的 / p5 (0008.jp2)
- 1.3 論文の概要 / p5 (0008.jp2)
- 参考文献 / p10 (0011.jp2)
- 第2章 CMOSデバイスによる基本回路とA/D変換 / p13 (0012.jp2)
- 2.1 緒言 / p13 (0012.jp2)
- 2.2 CMOSデバイスによる電圧比較器 / p13 (0012.jp2)
- 2.3 A/D変換器の原理 / p21 (0016.jp2)
- 2.4 A/D変換器の性能指数 / p23 (0017.jp2)
- 2.5 結言 / p28 (0020.jp2)
- 参考文献 / p29 (0020.jp2)
- 第3章 CMOSチョッパ型電圧比較器の高速,高精度化と低消費電力化 / p31 (0021.jp2)
- 3.1 緒言 / p31 (0021.jp2)
- 3.2 CMOSインバータの直流ゲインと自己バイアス点 / p31 (0021.jp2)
- 3.3 トランジスタパラメータの変動に起因するオフセット電圧の解析 / p38 (0025.jp2)
- 3.4 チョッパ型電圧比較器における遅延時間の解析 / p42 (0027.jp2)
- 3.5 チョッパ型電圧比較器の低消費電力化 / p46 (0029.jp2)
- 3.6 クロックフィードスルーに起因するオフセット電圧の影響 / p49 (0030.jp2)
- 3.7 結言 / p55 (0033.jp2)
- 参考文献 / p56 (0034.jp2)
- 第4章 CMOSデバイスによる並列型A/D変換器ICの高精度化 / p58 (0035.jp2)
- 4.1 緒言 / p58 (0035.jp2)
- 4.2 電源配線とグランド配線の電位変動の影響 / p58 (0035.jp2)
- 4.3 基準ラダータップ電圧変動の解析 / p62 (0037.jp2)
- 4.4 結言 / p67 (0039.jp2)
- 参考文献 / p68 (0040.jp2)
- 第5章 A/D変換器ICの評価法の高精度化 / p69 (0040.jp2)
- 5.1 緒言 / p69 (0040.jp2)
- 5.2 A/D変換器の評価に関する基礎理論 / p69 (0040.jp2)
- 5.3 評価法の誤差要因と高精度化対策 / p74 (0043.jp2)
- 5.4 有効ビット数表現の高精度化 / p81 (0046.jp2)
- 5.5 結言 / p84 (0048.jp2)
- 参考文献 / p86 (0049.jp2)
- 第6章 実用デバイスへの適用 / p87 (0049.jp2)
- 6.1 緒言 / p87 (0049.jp2)
- 6.2 バルクシリコン基板上のA/D変換器IC / p87 (0049.jp2)
- 6.3 絶縁酸化膜基板上のA/D変換器IC / p99 (0055.jp2)
- 6.4 結言 / p112 (0062.jp2)
- 参考文献 / p112 (0062.jp2)
- 第7章 結論 / p114 (0063.jp2)
- 謝辞 / p116 (0064.jp2)