Quantum flux parametron : a single flux quantum superconducting logic device 電子磁束パラメトロン : 単一磁束量子超伝導論理デバイス

この論文をさがす

著者

    • Hioe, Willy ヒュー, ウィリー

書誌事項

タイトル

Quantum flux parametron : a single flux quantum superconducting logic device

タイトル別名

電子磁束パラメトロン : 単一磁束量子超伝導論理デバイス

著者名

Hioe, Willy

著者別名

ヒュー, ウィリー

学位授与大学

東京大学

取得学位

理学博士

学位授与番号

乙第10045号

学位授与年月日

1991-02-21

注記・抄録

博士論文

資料形態 : テキストデータ プレーンテキスト

コレクション : 国立国会図書館デジタルコレクション > デジタル化資料 > 博士論文

目次

  1. Contents
  2. CONTENTS
  3. ABSTRACT
  4. Acknowledgements
  5. Chapter1.Introduction
  6. Chapter2.The Problems of Wired-Majority Logic
  7. 2.1 Basic Operation of the Quantum Flux Parametron
  8. 2.2 QFP Logic Circuits
  9. 2.3 δ1 Noise
  10. 2.4 Activation Flux Imbalance
  11. 2.5 Transformer Self Inductance
  12. 2.6 Transformer Coupling
  13. 2.7 Interaction Noises
  14. 2.8 Input Margin
  15. 2.9 Summary of Problems Effects
  16. Chapter3.Booster, Puller and Regulator
  17. 3.1 Booster
  18. 3.2 I/O Transformer Type QFP
  19. 3.3 Puller
  20. 3.4 Regulator
  21. Chapter4.D-Gate
  22. 4.1 Variable Activation QFP(VAQ)
  23. 4.2 D-Gate:Scheme and Operation
  24. 4.3 Noise Problems in the D-Gate
  25. 4.4 Input Margin of D-Gate
  26. 4.5 QFP QFP Logic
  27. 4.6 Generating Logic Circuits from Standard Cells
  28. Chapter5.Limits of Operation of QFP
  29. 5.1 Switching Delay of QFP
  30. 5.2 Delay in the D-Gate
  31. 5.3 Limits to Higher Speed Operation
  32. 5.4 Stability of QFPs
  33. 5.5 Thermal Activation of Single QFPs: Classical Model
  34. 5.6 Thermal Activation of Coupled QFPs: Classical Model
  35. 5.7 Thermal Activation of Coupled QFPs: Monte Carlo Simulation
  36. 5.8 Errors Induced by Quantum Tunneling
  37. 5.9 Discussion of Stability Results
  38. 5.10 Heat Dissipation in the QFP:Simple Model
  39. 5.11 Null Heat Computation
  40. Chapter6.Looking into the Future
  41. 6.1 What we know now
  42. 6.2 Some Remaining Questions
  43. 6.3 The Future for QFPs
  44. 6.4 Other QFP Applications
  45. Appendix A Program to Calculate NIP class
  46. Appendix B 3-Input NIP Classes with D-Gates
  47. Appendix C Symbols and Data
  48. Bibliography
5アクセス

各種コード

  • NII論文ID(NAID)
    500002002342
  • NII著者ID(NRID)
    • 8000002566275
  • DOI(NDL)
  • NDL書誌ID
    • 000000247686
  • データ提供元
    • NDL ONLINE
    • NDLデジタルコレクション
ページトップへ