論理回路のテスト容易化設計に関する研究 ロンリ カイロ ノ テスト ヨウイカ セッケイ ニ カンスル ケンキュウ

この論文をさがす

著者

    • 三浦, 幸也 ミウラ, ユキヤ

書誌事項

タイトル

論理回路のテスト容易化設計に関する研究

タイトル別名

ロンリ カイロ ノ テスト ヨウイカ セッケイ ニ カンスル ケンキュウ

著者名

三浦, 幸也

著者別名

ミウラ, ユキヤ

学位授与大学

大阪大学

取得学位

工学博士

学位授与番号

甲第4555号

学位授与年月日

1992-03-25

注記・抄録

博士論文

14401甲第04555号

博士(工学)

大阪大学

1992-03-25

10248

目次

  1. 目次 / (0005.jp2)
  2. 第1章 序論 / p1 (0007.jp2)
  3. 第2章 論理回路のテストの基本概念 / p7 (0010.jp2)
  4. 2.1 故障モデル / p8 (0011.jp2)
  5. 2.2 テスト方法 / p8 (0011.jp2)
  6. 2.3 テスト容易化設計 / p10 (0012.jp2)
  7. 2.4 メモリのテスト / p13 (0013.jp2)
  8. 2.5 組合せ回路のテスト / p14 (0014.jp2)
  9. 2.6 電流テスト / p23 (0018.jp2)
  10. 2.7 総括 / p26 (0020.jp2)
  11. 第3章 メモリの組込みテスト / p27 (0020.jp2)
  12. 3.1 故障モデルと検出条件 / p28 (0021.jp2)
  13. 3.2 テスト方式 / p33 (0023.jp2)
  14. 3.3 テスト系列 / p36 (0025.jp2)
  15. 3.4 出力系列の圧縮 / p43 (0028.jp2)
  16. 3.5 テスト用回路 / p49 (0031.jp2)
  17. 3.6 評価 / p50 (0032.jp2)
  18. 3.7 総括 / p53 (0033.jp2)
  19. 第4章 組合せ回路の開放故障のテスト容易化設計 / p55 (0034.jp2)
  20. 4.1 故障モデルと検出条件 / p56 (0035.jp2)
  21. 4.2 開放故障のテスト法 / p57 (0035.jp2)
  22. 4.3 テスト生成 / p66 (0040.jp2)
  23. 4.4 総括 / p69 (0041.jp2)
  24. 第5章 組合せ回路の組込み電流テスト / p71 (0042.jp2)
  25. 5.1 故障モデルと検出条件 / p72 (0043.jp2)
  26. 5.2 テスト用回路 / p75 (0044.jp2)
  27. 5.3 テスト生成 / p86 (0050.jp2)
  28. 5.4 総括 / p98 (0056.jp2)
  29. 第6章 結論 / p99 (0056.jp2)
  30. 謝辞 / p103 (0058.jp2)
  31. 参考文献 / p105 (0059.jp2)
  32. 論文リスト / (0063.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000084377
  • NII著者ID(NRID)
    • 8000000084589
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000248691
  • データ提供元
    • 機関リポジトリ
    • NDL ONLINE
    • NDLデジタルコレクション
ページトップへ