神経回路網論的手法によるVLSIレイアウト設計に関する研究 シンケイ カイロ モウ ロンテキ シュホウ ニヨル VLSIレイアウト セッケイ ニ カンスル ケンキュウ

この論文をさがす

著者

    • 島本, 隆 シマモト, タカシ

書誌事項

タイトル

神経回路網論的手法によるVLSIレイアウト設計に関する研究

タイトル別名

シンケイ カイロ モウ ロンテキ シュホウ ニヨル VLSIレイアウト セッケイ ニ カンスル ケンキュウ

著者名

島本, 隆

著者別名

シマモト, タカシ

学位授与大学

大阪大学

取得学位

工学博士

学位授与番号

乙第5591号

学位授与年月日

1992-01-22

注記・抄録

博士論文

14401乙第05591号

博士(工学)

大阪大学

1992-01-22

09998

目次

  1. 目次 / (0006.jp2)
  2. 第1章 序論 / p1 (0007.jp2)
  3. 1.1 レイアウト設計に関する研究 / p1 (0007.jp2)
  4. 1.2 神経回路網論的手法に関する研究 / p2 (0008.jp2)
  5. 1.3 本研究の目的と論文構成 / p4 (0009.jp2)
  6. 第2章 チャネル配線法の配線可能性 / p6 (0010.jp2)
  7. 2.1 緒言 / p6 (0010.jp2)
  8. 2.2 問題の定式化と幹線分割の定義 / p6 (0010.jp2)
  9. 2.3 幹線分割の有効性 / p15 (0014.jp2)
  10. 2.4 実現可能性 / p23 (0018.jp2)
  11. 2.5 自由枝による影響 / p27 (0020.jp2)
  12. 2.6 最長路に関する考察 / p29 (0021.jp2)
  13. 2.7 結言 / p35 (0024.jp2)
  14. 第3章 神経回路網論的手法によるチャネル配線法 / p37 (0025.jp2)
  15. 3.1 緒言 / p37 (0025.jp2)
  16. 3.2 相互結合型の神経回路網モデル / p38 (0026.jp2)
  17. 3.3 チャネル配線のためのエネルギー関数 / p40 (0027.jp2)
  18. 3.4 実験結果と考察 / p46 (0030.jp2)
  19. 3.5 結言 / p62 (0038.jp2)
  20. 第4章 神経回路網論的手法による階層的モジュール配置法 / p63 (0038.jp2)
  21. 4.1 緒言 / p63 (0038.jp2)
  22. 4.2 モジュール4分割問題の定式化 / p63 (0038.jp2)
  23. 4.3 4分割問題のためのエネルギー関数 / p66 (0040.jp2)
  24. 4.4 実験結果と考察 / p70 (0042.jp2)
  25. 4.5 結言 / p81 (0047.jp2)
  26. 第5章 結論 / p82 (0048.jp2)
  27. 5.1 本研究で得られた成果 / p82 (0048.jp2)
  28. 5.2 今後に残された課題 / p84 (0049.jp2)
  29. 謝辞 / p85 (0049.jp2)
  30. 参考文献 / p86 (0050.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000084441
  • NII著者ID(NRID)
    • 8000000084653
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000248755
  • データ提供元
    • 機関リポジトリ
    • NDL ONLINE
    • NDLデジタルコレクション
ページトップへ