マーク流れ線図の等価変換法とその応用に関する研究
Access this Article
Search this Article
Author
Bibliographic Information
- Title
-
マーク流れ線図の等価変換法とその応用に関する研究
- Author
-
大野, 秀嶺
- Author(Another name)
-
オオノ, ヒデミネ
- University
-
東京工業大学
- Types of degree
-
工学博士
- Grant ID
-
乙第2239号
- Degree year
-
1991-07-31
Note and Description
博士論文
Table of Contents
- 論文目録 / (0002.jp2)
- 1.序論 / p1 (0006.jp2)
- 1.1 本研究の背景 / p1 (0006.jp2)
- 1.2 本研究の目的 / p4 (0008.jp2)
- 1.3 従来の研究との関連 / p4 (0008.jp2)
- 1.4 本論文の構成 / p5 (0008.jp2)
- 2.マーク流れ線図と状況/事象システム / p7 (0010.jp2)
- 2.1 MFGと状況/事象システムとの関係 / p7 (0010.jp2)
- 2.2 マーク流れ線図の構成とその動的性質 / p13 (0013.jp2)
- 2.3 マーク流れ線図の数式による記述 / p19 (0016.jp2)
- 3.状況/事象システムの等価変換 / p22 (0019.jp2)
- 3.1 ネットの等価性と等価変換 / p22 (0019.jp2)
- 3.2 状況/事象システムの等価変換の原理 / p23 (0020.jp2)
- 3.3 状況/事象システムの等価変換の実施方法 / p28 (0022.jp2)
- 3.4 状況/事象システムの等価変換の実例 / p32 (0024.jp2)
- 4.マーク流れ線図の等価変換に基づく論理回路設計 / p44 (0031.jp2)
- 4.1 MFGとJK-FFの対応関係 / p44 (0031.jp2)
- 4.2 基本論理演算のMFGモデル / p46 (0032.jp2)
- 4.3 入力間の制約条件を用いたMFGの簡略化 / p51 (0035.jp2)
- 4.4 マスタースレーブJK-FF / p58 (0038.jp2)
- 5.マーク流れ線図の等価変換に基づく順序回路の設計 / p64 (0042.jp2)
- 5.1 ジョンソンカウンタ / p64 (0042.jp2)
- 5.2 バイナリカウンタ / p69 (0045.jp2)
- 6.シーケンス制御のMFGモデルと基本制御回路の導出 / p80 (0051.jp2)
- 6.1 基本的な制御回路 / p80 (0051.jp2)
- 6.2 状況検出要素を含むMFGモデルと制御論理の設計 / p88 (0055.jp2)
- 6.3 複合機能回路のMFGモデルと制御論理 / p98 (0060.jp2)
- 6.4 限時継電器を用いるシーケンス制御のMFGモデル / p112 (0067.jp2)
- 7.複合シーケンス制御系の制御アルゴリズムの設計 / p140 (0082.jp2)
- 7.1 複合シーケンス制御系の特質とMFGの分離･統合 / p140 (0082.jp2)
- 7.2 設計例1:計量･混合系のシーケンス制御 / p149 (0087.jp2)
- 7.3 設計例2:恒温槽のプログラム制御 / p156 (0090.jp2)
- 8.結論 / p168 (0097.jp2)
- 8.1 本研究で得られた主な成果 / p168 (0097.jp2)
- 8.2 今後の検討課題 / p169 (0098.jp2)
- 謝辞 / p171 (0100.jp2)
- 参考文献 / p172 (0102.jp2)