並列論理型言語処理系の構成方式に関する研究
この論文にアクセスする
この論文をさがす
著者
書誌事項
- タイトル
-
並列論理型言語処理系の構成方式に関する研究
- 著者名
-
中島, 克人
- 著者別名
-
ナカジマ, カツト
- 学位授与大学
-
京都大学
- 取得学位
-
博士 (工学)
- 学位授与番号
-
乙第9263号
- 学位授与年月日
-
1996-05-23
注記・抄録
博士論文
目次
- 論文目録 / (0001.jp2)
- 目次 / p1 (0004.jp2)
- 1 序論 / p1 (0006.jp2)
- 1.1 本研究の目的 / p1 (0006.jp2)
- 1.2 本研究の成果 / p3 (0007.jp2)
- 1.3 本論文の構成 / p5 (0008.jp2)
- 2 並列論理型言語GHCとKL1 / p7 (0009.jp2)
- 2.1 GHCおよびFlat GHC / p9 (0010.jp2)
- 2.2 KL1 / p11 (0011.jp2)
- 2.3 KL1のプログラム例 / p17 (0014.jp2)
- 3 並列推論マシン マルチPSI/V2のアーキテクチャ / p19 (0015.jp2)
- 3.1 システム構成 / p19 (0015.jp2)
- 3.2 要素プロセッサ / p22 (0017.jp2)
- 3.3 ネットワーク制御回路 / p23 (0017.jp2)
- 3.4 メッセージ処理 / p26 (0019.jp2)
- 4 計算ノード内での処理 / p27 (0019.jp2)
- 4.1 KL1の基本実行モデル / p27 (0019.jp2)
- 4.2 設計方針 / p30 (0021.jp2)
- 4.3 処理系の構成方式 / p35 (0023.jp2)
- 5 計算ノード間での処理 / p59 (0035.jp2)
- 5.1 設計方針 / p59 (0035.jp2)
- 5.2 ゴールの分散および分散ユニフィケーション / p62 (0037.jp2)
- 5.3 ゴールの分散管理 / p68 (0040.jp2)
- 5.4 ノード間のデータコピー / p72 (0042.jp2)
- 5.5 ノード内局所GCの実現 / p75 (0043.jp2)
- 5.6 ノード間即時GC / p76 (0044.jp2)
- 5.7 ノード間データの多重コピーの防止 / p80 (0046.jp2)
- 5.8 プログラムコード管理 / p85 (0048.jp2)
- 5.9 輸出入の簡略化 / p87 (0049.jp2)
- 5.10 一括局所GC処理 / p88 (0050.jp2)
- 6 プログラム開発サポート機能 / p93 (0052.jp2)
- 6.1 基本方針 / p93 (0052.jp2)
- 6.2 種類と目的 / p95 (0053.jp2)
- 6.3 KL1-Bレベル・デバッグ機能 / p97 (0054.jp2)
- 6.4 ソフトウェア非依存のゴール単位デバッグ機能 / p102 (0057.jp2)
- 6.5 ソフトウェア・トレース/スパイ機能 / p104 (0058.jp2)
- 6.6 デッドロック検出機能 / p107 (0059.jp2)
- 6.7 プロファイル機能 / p112 (0062.jp2)
- 7 評価 / p119 (0065.jp2)
- 7.1 基本処理性能評価 / p121 (0066.jp2)
- 7.2 プロセッサ間通信オーバヘッドの評価 / p126 (0069.jp2)
- 7.3 ネットワーク・ハードウェアの評価 / p130 (0071.jp2)
- 7.4 再輸出管理による多重コピー防止の効果 / p132 (0072.jp2)
- 7.5 分散共有メモリ型アーキテクチャと処理系に関する考察 / p135 (0073.jp2)
- 8 結論 / p149 (0080.jp2)
- 謝辞 / p155 (0083.jp2)
- 発表論文一覧 / p157 (0084.jp2)
- 参考文献 / p161 (0086.jp2)
- 付録 / p165 (0088.jp2)
- A KL1-B命令 一覧表 / p165 (0088.jp2)
- B 組込述語 一覧表 / p174 (0093.jp2)
- C 荘園の機能 / p185 (0098.jp2)
- C.1 荘園の生成 / p185 (0098.jp2)
- C.2コントロール・メッセージおよびレポート・メッセージ / p186 (0099.jp2)
- C.3 荘園に報告される例外の種類 / p187 (0099.jp2)
- D KL1プログラムのコンパイル例 / p189 (0100.jp2)
- E 並列推論マシン マルチPSI/V2のハードウェア諸元 / p193 (0102.jp2)
- F 並列推論マシン PIM/mのアーキテクチャ / p195 (0103.jp2)
- F.1システム構成 / p195 (0103.jp2)
- F.2要素プロセッサ / p196 (0104.jp2)
- F.3ネットワーク制御回路 / p198 (0105.jp2)
- F.4ハードウェア諸元 / p199 (0105.jp2)
- G ノード間メッセージ一覧表 / p202 (0107.jp2)
- H PIMOSの提供するプロファイル・ツールとその表示例 / p204 (0108.jp2)