Si-Ge系低温エピタキシャル成長と微細MOSテバイスの高性能化に関する研究
この論文にアクセスする
この論文をさがす
著者
書誌事項
- タイトル
-
Si-Ge系低温エピタキシャル成長と微細MOSテバイスの高性能化に関する研究
- 著者名
-
後藤, 欣哉
- 著者別名
-
ゴトウ, キンヤ
- 学位授与大学
-
東北大学
- 取得学位
-
博士 (工学)
- 学位授与番号
-
甲第5627号
- 学位授与年月日
-
1996-03-26
注記・抄録
博士論文
目次
- 目次 / (0004.jp2)
- 第1章 序論 / p1 (0006.jp2)
- 1.1 本研究の背景 / p1 (0006.jp2)
- 1.2 本研究の目的 / p3 (0008.jp2)
- 参考文献 / p4 (0009.jp2)
- 第2章 高清浄減圧CVD法によるSi/[化学式]/Siヘテロ構造の形成 / p5 (0010.jp2)
- 2.1 序言 / p5 (0010.jp2)
- 2.2 高清浄減圧CVD法による高品質薄膜の形成 / p6 (0011.jp2)
- 2.3 実験結果 / p8 (0013.jp2)
- 2.4 結言 / p16 (0021.jp2)
- 参考文献 / p17 (0022.jp2)
- 第3章 高清浄減圧CVD法による[化学式]エピタキシャル成長とPおよびBドーピング / p18 (0023.jp2)
- 3.1 序言 / p18 (0023.jp2)
- 3.2 実験方法 / p18 (0023.jp2)
- 3.3 [化学式]エピタキシャル成長における堆積速度とGe比率の制御 / p19 (0024.jp2)
- 3.4 PとBのin-situドーピング / p23 (0028.jp2)
- 3.5 結言 / p31 (0036.jp2)
- 参考文献 / p32 (0037.jp2)
- 第4章 [化学式]チャネルMOSFETの製作 / p34 (0039.jp2)
- 4.1 序言 / p34 (0039.jp2)
- 4.2 [化学式]チャネルMOSFETの原理 / p35 (0040.jp2)
- 4.3 [化学式]チャネルMOSFETの製作 / p37 (0042.jp2)
- 4.4 Si/[化学式]/Siヘテロ構造MOSダイオードのC-V特性 / p42 (0047.jp2)
- 4.5 [化学式]チャネルMOSFET特性 / p44 (0049.jp2)
- 4.5 結言 / p49 (0054.jp2)
- 参考文献 / p50 (0055.jp2)
- 第5章 ドープト[化学式]選択成長による自己整合極浅接合形成と超微細MOSFETの製作 / p51 (0056.jp2)
- 5.1 序言 / p51 (0056.jp2)
- 5.2 自己整合極浅接合形成法 / p52 (0057.jp2)
- 5.3 S³EMOSFETの製作 / p53 (0058.jp2)
- 5.4 実験結果と考察 / p54 (0059.jp2)
- 5.5 結言 / p63 (0068.jp2)
- 参考文献 / p64 (0069.jp2)
- 第6章 結論 / p65 (0070.jp2)
- 謝辞 / p68 (0073.jp2)
- 本研究に関する発表 / p69 (0074.jp2)