FPGAを対象とした設計自動化手法に関する研究 efupijiei o taisho to shita sekkei jidoka shuho ni kansuru kenkyu
この論文にアクセスする
この論文をさがす
著者
書誌事項
- タイトル
-
FPGAを対象とした設計自動化手法に関する研究
- タイトル別名
-
efupijiei o taisho to shita sekkei jidoka shuho ni kansuru kenkyu
- 著者名
-
戸川, 望
- 著者別名
-
トガワ, ノゾム
- 学位授与大学
-
早稲田大学
- 取得学位
-
博士 (工学)
- 学位授与番号
-
甲第1172号
- 学位授与年月日
-
1997-03-15
注記・抄録
博士論文
制度:新 ; 文部省報告番号:甲1172号 ; 学位の種類:博士(工学) ; 授与年月日:1997-03-15 ; 早大学位記番号:新2409 ; 理工学図書館請求番号:2036
目次
- 目次 / p1 (0003.jp2)
- 1 序論 / p1 (0005.jp2)
- 1.1 本論文の背景と目的 / p1 (0005.jp2)
- 1.2 本論文の概要 / p7 (0008.jp2)
- 2 複数のFPGAを対象とした回路分割手法 / p11 (0010.jp2)
- 2.1 概要 / p11 (0010.jp2)
- 2.2 問題の定式化 / p15 (0012.jp2)
- 2.3 回路2分割アルゴリズム / p18 (0014.jp2)
- 2.4 複数チップを対象とした回路分割アルゴリズム / p42 (0026.jp2)
- 2.5 計算機実験結果 / p43 (0026.jp2)
- 2.6 まとめ / p51 (0030.jp2)
- 3 テクノロジーマッピング･配置･概略配線同時処理手法 / p55 (0032.jp2)
- 3.1 概要 / p55 (0032.jp2)
- 3.2 問題の定式化 / p58 (0034.jp2)
- 3.3 配置･概略配線同時処理アルゴリズム / p65 (0037.jp2)
- 3.4 テクノロジーマッピング･配置･概略配線同時処理アルゴリズム / p75 (0042.jp2)
- 3.5 計算機実験結果 / p92 (0051.jp2)
- 3.6 まとめ / p101 (0055.jp2)
- 4 概略･詳細配線同時処理手法 / p103 (0056.jp2)
- 4.1 概要 / p103 (0056.jp2)
- 4.2 問題の定式化 / p104 (0057.jp2)
- 4.3 概略･詳細配線同時処理アルゴリズム / p108 (0059.jp2)
- 4.4 計算機実験結果 / p124 (0067.jp2)
- 4.5 まとめ / p131 (0070.jp2)
- 5 通信処理用FPGAを対象とした設計自動化手法 / p133 (0071.jp2)
- 5.1 概要 / p133 (0071.jp2)
- 5.2 通信処理用FPGA設計フロー / p134 (0072.jp2)
- 5.3 通信処理用FPGA向け配置･概略配線同時処理アルゴリズム / p139 (0074.jp2)
- 5.4 設計事例 / p166 (0088.jp2)
- 5.5 まとめ / p172 (0091.jp2)
- 6 結論 / p175 (0092.jp2)
- 謝辞 / p181 (0095.jp2)
- 参考文献 / p183 (0096.jp2)
- 研究業績 / p197 (0103.jp2)
