高速ディジタル通信用LSIの高性能化に関する研究

この論文をさがす

著者

    • 近藤, 晴房 コンドウ, ハルフサ

書誌事項

タイトル

高速ディジタル通信用LSIの高性能化に関する研究

著者名

近藤, 晴房

著者別名

コンドウ, ハルフサ

学位授与大学

大阪大学

取得学位

博士 (工学)

学位授与番号

乙第7161号

学位授与年月日

1997-03-18

注記・抄録

博士論文

14401乙第07161号

博士(工学)

大阪大学

1997-03-18

12868

目次

  1. 目次 / p3 (0004.jp2)
  2. 謝辞 / p1 (0006.jp2)
  3. 第1章 序論 / p3 (0007.jp2)
  4. 1.1 本研究の背景 / p3 (0007.jp2)
  5. 1.2 本研究の目的 / p5 (0008.jp2)
  6. 1.3 本論文の構成 / p6 (0009.jp2)
  7. 第2章 ATMスイッチの高性能化 / p10 (0011.jp2)
  8. 2.1 緒言 / p10 (0011.jp2)
  9. 2.2 ATMスイッチの大規模化 / p11 (0011.jp2)
  10. 2.3 シェアドマルチバッファ方式のLSI化による検証 / p20 (0016.jp2)
  11. 2.4 結言 / p32 (0022.jp2)
  12. 第3章 ATMスイッチ制御回路の高集積化 / p34 (0023.jp2)
  13. 3.1 緒言 / p34 (0023.jp2)
  14. 3.2 FIFOによるアドレス制御方式 / p35 (0023.jp2)
  15. 3.3 検索機能付きアドレスキューによる高集積化 / p39 (0025.jp2)
  16. 3.4 検索機能付きアドレスキューのLSI化設計技術 / p46 (0029.jp2)
  17. 3.5 検索機能付きアドレスキューの評価 / p53 (0032.jp2)
  18. 3.6 結言 / p55 (0033.jp2)
  19. 第4章 CMOS集積化PLLの高速化 / p57 (0034.jp2)
  20. 4.1 緒言 / p57 (0034.jp2)
  21. 4.2 プリチャージ技術による位相周波数比較器の高速化 / p59 (0035.jp2)
  22. 4.3 電流モードロジックの適用によるVCOの高性能化 / p65 (0038.jp2)
  23. 4.4 計算機シミュレーションによる特性評価 / p74 (0043.jp2)
  24. 4.5 結言 / p80 (0046.jp2)
  25. 第5章 クロック抽出用ディジタルPLLの全集積化技術 / p82 (0047.jp2)
  26. 5.1 緒言 / p82 (0047.jp2)
  27. 5.2 ディジタルPLLの高性能化 / p82 (0047.jp2)
  28. 5.3 クロック源用CMOS発振器の高安定化 / p86 (0049.jp2)
  29. 5.4 自走分周数設定形PLLのLSI化向き回路構成法 / p90 (0051.jp2)
  30. 5.5 ISDN一次群速度I/Fへの適用と評価 / p94 (0053.jp2)
  31. 5.6 結言 / p97 (0054.jp2)
  32. 第6章 結論 / p98 (0055.jp2)
  33. 参考文献 / p101 (0056.jp2)
  34. 本研究に関する関連発表論文 / p109 (0060.jp2)
3アクセス

各種コード

  • NII論文ID(NAID)
    500000150133
  • NII著者ID(NRID)
    • 8000001060987
  • DOI(NDL)
  • NDL書誌ID
    • 000000314447
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ