並列システム解析のための可変構造システムに関する研究

この論文をさがす

著者

    • 山本, 欧 ヤマモト, オウ

書誌事項

タイトル

並列システム解析のための可変構造システムに関する研究

著者名

山本, 欧

著者別名

ヤマモト, オウ

学位授与大学

慶應義塾大学

取得学位

博士 (工学)

学位授与番号

甲第1582号

学位授与年月日

1997-09-17

注記・抄録

博士論文

目次

  1. 論文目録 / (0001.jp2)
  2. 論文要旨 / p1 (0005.jp2)
  3. 目次 / p2 (0008.jp2)
  4. 1 緒論 / p1 (0014.jp2)
  5. 2 計算機システムの性能評価手法 / p5 (0018.jp2)
  6. 2.1 計算機システムの性能解析手法 / p5 (0018.jp2)
  7. 2.2 理論解析に用いられる確率モデル / p7 (0020.jp2)
  8. 3 可変構造システムとその周辺技術 / p21 (0034.jp2)
  9. 3.1 書換え可能なデバイス / p21 (0034.jp2)
  10. 3.2 ハードウェア記述言語 / p25 (0038.jp2)
  11. 3.3 既存の可変構造システム / p31 (0044.jp2)
  12. 3.4 まとめ / p37 (0050.jp2)
  13. 4 離散時間マルコフチェーン/待ち行列ネットワーク記述言語Taico / p39 (0052.jp2)
  14. 4.1 DTMCの記述 / p39 (0052.jp2)
  15. 4.2 待ち行列ネットワークの記述 / p46 (0059.jp2)
  16. 4.3 共通言語仕様 / p56 (0069.jp2)
  17. 5 シミュレーション回路の構成とTaico-HDLトランスレータ / p59 (0072.jp2)
  18. 5.1 シミュレーション回路の構成 / p59 (0072.jp2)
  19. 5.2 Taico-HDLトランスレータ / p69 (0082.jp2)
  20. 6 評価 / p72 (0085.jp2)
  21. 6.1 評価環境 / p72 (0085.jp2)
  22. 6.2 評価項目 / p75 (0088.jp2)
  23. 6.3 評価用モデル / p76 (0089.jp2)
  24. 6.4 評価結果 / p87 (0100.jp2)
  25. 7 結論 / p91 (0104.jp2)
  26. A IEEE FuturebusのバスアービトレーションプロトコルのTaico記述 / p101 (0114.jp2)
  27. B MIN結合型並列計算機のメモリアクセスのTaico記述 / p105 (0118.jp2)
  28. C 複数の共通バスで結合されたマルチプロセッサシステムのメモリ/バスアクセスのTaico記述 / p113 (0126.jp2)
  29. D 8入力MIN結合型並列計算機のメモリアクセス動作のTaico記述 / p115 (0128.jp2)
2アクセス

各種コード

  • NII論文ID(NAID)
    500000151253
  • NII著者ID(NRID)
    • 8000001068202
  • DOI(NDL)
  • NDL書誌ID
    • 000000315567
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ