ハードウェア記述言語と高位論理合成システムに関する研究

この論文をさがす

著者

    • 小栗, 清 オグリ, キヨシ

書誌事項

タイトル

ハードウェア記述言語と高位論理合成システムに関する研究

著者名

小栗, 清

著者別名

オグリ, キヨシ

学位授与大学

九州大学

取得学位

博士 (工学)

学位授与番号

乙第6534号

学位授与年月日

1997-09-25

注記・抄録

博士論文

目次

  1. 目次 / p3 (0003.jp2)
  2. 1 はじめに / p7 (0005.jp2)
  3. 1.1 研究の背景と前提・目標 / p7 (0005.jp2)
  4. 1.2 研究の概要と論文の構成 / p8 (0006.jp2)
  5. 2 ハードウェア記述言語とその役割 / p11 (0007.jp2)
  6. 2.1 はじめに / p11 (0007.jp2)
  7. 2.2 役割と記述のレベル / p11 (0007.jp2)
  8. 2.3 記述方法 / p13 (0008.jp2)
  9. 2.4 まとめ / p18 (0011.jp2)
  10. 3 SFL言語 / p19 (0011.jp2)
  11. 3.1 はじめに / p19 (0011.jp2)
  12. 3.2 SFL言語の考え方 / p19 (0011.jp2)
  13. 3.3 SFL言語の設計 / p27 (0015.jp2)
  14. 3.4 まとめ / p48 (0026.jp2)
  15. 4 回路接続とセル・ライブラリの記述言語 / p49 (0026.jp2)
  16. 4.1 はじめに / p49 (0026.jp2)
  17. 4.2 ネットリスト記述言語NLD / p50 (0027.jp2)
  18. 4.3 セル表現言語PCD / p53 (0028.jp2)
  19. 4.4 まとめ / p62 (0033.jp2)
  20. 5 論理合成 / p63 (0033.jp2)
  21. 5.1 はじめに / p63 (0033.jp2)
  22. 5.2 構文要素と雛形 / p64 (0034.jp2)
  23. 5.3 2段論理の簡単化 / p65 (0034.jp2)
  24. 5.4 階層表現への変換 / p67 (0035.jp2)
  25. 5.5 階層表現の整理 / p70 (0037.jp2)
  26. 5.6 ルール表現への変換 / p71 (0037.jp2)
  27. 5.7 状態コード割り付け / p71 (0037.jp2)
  28. 5.8 積和型への変換と簡単化 / p73 (0038.jp2)
  29. 5.9 ドントケアの生成 / p74 (0039.jp2)
  30. 5.10 転送元論理式の簡単化 / p75 (0039.jp2)
  31. 5.11 一出力論理関数の簡単化 / p76 (0040.jp2)
  32. 5.12 多段化 / p77 (0040.jp2)
  33. 5.13 ゲートのファンイン制限、nand/nor変換とテンプレートとの接続 / p79 (0041.jp2)
  34. 5.14 ルールベースによる多段回路全体の最適化 / p80 (0042.jp2)
  35. 5.15 インバータの削減(極性の最適化) / p81 (0042.jp2)
  36. 5.16 許容関数を使用した多段論理回路の簡単化 / p83 (0043.jp2)
  37. 5.17 物理的制約を考慮した最適化、実部品割り当て / p86 (0045.jp2)
  38. 5.18 クリティカルパスの検出と論理段数圧縮、変数移動 / p89 (0046.jp2)
  39. 5.19 論理合成系のその他の機能 / p90 (0047.jp2)
  40. 5.20 まとめ / p90 (0047.jp2)
  41. 5.21 今後の研究 / p92 (0048.jp2)
  42. 6 適用実験 / p93 (0048.jp2)
  43. 6.1 はじめに / p93 (0048.jp2)
  44. 6.2 設計の方法と階層 / p93 (0048.jp2)
  45. 6.3 論理合成の構成 / p93 (0048.jp2)
  46. 6.4 回路規模の評価 / p95 (0049.jp2)
  47. 6.5 クリティカルパスの評価 / p101 (0052.jp2)
  48. 6.6 実行時間 / p102 (0053.jp2)
  49. 6.7 まとめ / p103 (0053.jp2)
  50. 7 おわりに / p105 (0054.jp2)
  51. 謝辞 / p109 (0056.jp2)
  52. 参考文献 / p111 (0057.jp2)
  53. A SFL言語の仕様 / p119 (0061.jp2)
  54. A.1 はじめに / p119 (0061.jp2)
  55. A.2 シンボル / p119 (0061.jp2)
  56. A.3 SFL記述 / p121 (0062.jp2)
  57. A.4 構成要素 / p122 (0063.jp2)
  58. A.5 仮引き数 / p123 (0063.jp2)
  59. A.6 動作の主体 / p123 (0063.jp2)
  60. A.7 動作 / p124 (0064.jp2)
  61. A.8 単位動作 / p125 (0064.jp2)
  62. A.9 式と演算子 / p126 (0065.jp2)
  63. A.10 要素 / p128 (0066.jp2)
  64. A.11 名前、数 / p129 (0066.jp2)
  65. A.12 その他 / p130 (0067.jp2)
  66. B SFL言語からVHDL、Verilog-HDL言語への変換 / p133 (0068.jp2)
  67. B.1 はじめに / p133 (0068.jp2)
  68. B.2 変換の単位 / p133 (0068.jp2)
  69. B.3 構成要素の追加 / p134 (0069.jp2)
  70. B.4 VHDL、Verilog-HDLの出力 / p137 (0070.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000151849
  • NII著者ID(NRID)
    • 8000001068785
  • DOI(NDL)
  • NDL書誌ID
    • 000000316163
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ