極微細金属ゲートSOIデバイスの研究

この論文をさがす

著者

    • 牛木, 健雄 ウシキ, タケオ

書誌事項

タイトル

極微細金属ゲートSOIデバイスの研究

著者名

牛木, 健雄

著者別名

ウシキ, タケオ

学位授与大学

東北大学

取得学位

博士(工学)

学位授与番号

甲第6910号

学位授与年月日

1999-03-25

注記・抄録

博士論文

目次

  1. 目次 / (0004.jp2)
  2. 第1章 序論 / p3 (0006.jp2)
  3. 1.1.研究背景 / p3 (0006.jp2)
  4. 1.2.金属ゲートSOI MOSデバイス技術 / p6 (0009.jp2)
  5. 1.3.歴史的概観 / p9 (0012.jp2)
  6. 1.4.本研究の目的と本論文の構成 / p11 (0014.jp2)
  7. 1.5.参考文献 / p12 (0015.jp2)
  8. 第2章 High-Dose SIMOX基板の活性シリコン層/埋め込み酸化膜界面に存在する電気的活性欠陥の解析 / p15 (0018.jp2)
  9. 2.1.はじめに / p15 (0018.jp2)
  10. 2.2.実験方法 / p16 (0019.jp2)
  11. 2.3.実験及び考察 / p18 (0021.jp2)
  12. 2.4.まとめ / p29 (0032.jp2)
  13. 2.5.参考文献 / p31 (0034.jp2)
  14. 第3章 Xeプラズマ・スパッタリング技術によるTaゲートMOSデバイスのゲート酸化膜信頼性向上効果 / p33 (0036.jp2)
  15. 3.1.はじめに / p33 (0036.jp2)
  16. 3.2.実験方法 / p34 (0037.jp2)
  17. 3.3.結果と考察 / p36 (0039.jp2)
  18. 3.4.まとめ / p47 (0050.jp2)
  19. 3.5.参考文献 / p48 (0051.jp2)
  20. 第4章 Ta/SiO₂界面に存在する中間層がTaゲートMOSデバイスの動作性能及び信m削こ与える影響 / p51 (0054.jp2)
  21. 4.1.はじめに / p51 (0054.jp2)
  22. 4.2.実験方法 / p52 (0055.jp2)
  23. 4.3.実験結果及び考察 / p53 (0056.jp2)
  24. 4.4.熱力学的考察 / p61 (0064.jp2)
  25. 4.5.まとめ / p63 (0066.jp2)
  26. 4.6.参考文献 / p65 (0068.jp2)
  27. 第5章 ウルトラクリーン低温プロセスによる極微細Taゲート完全空乏化SOI MOSFET / p67 (0070.jp2)
  28. 5.1.はじめに / p67 (0070.jp2)
  29. 5.2.プロセス温度に関する設計指針 / p68 (0071.jp2)
  30. 5.3.SOI層(活性シリコン層)膜厚に関する設計指針 / p71 (0074.jp2)
  31. 5.4.極微細TaゲートSOI MOSデバイス / p75 (0078.jp2)
  32. 5.5.Taゲート完全空乏化SOI CMOSデバイス / p83 (0086.jp2)
  33. 5.6.まとめ / p89 (0092.jp2)
  34. 5.7.参考文献 / p90 (0093.jp2)
  35. 第6章 結論 / p93 (0096.jp2)
  36. 第7章 謝辞 / p95 (0098.jp2)
  37. 本研究に関する発表 / p97 (0100.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000170929
  • NII著者ID(NRID)
    • 8000000171203
  • DOI(NDL)
  • NDL書誌ID
    • 000000335243
  • データ提供元
    • NDL ONLINE
    • NDLデジタルコレクション
ページトップへ