ニューロンMOSを用いたバイナリ・多値・アナログ融合演算プロセッサの研究

この論文をさがす

著者

    • 余, 寧梅 ヨウ, ニンメイ

書誌事項

タイトル

ニューロンMOSを用いたバイナリ・多値・アナログ融合演算プロセッサの研究

著者名

余, 寧梅

著者別名

ヨウ, ニンメイ

学位授与大学

東北大学

取得学位

博士(工学)

学位授与番号

甲第6922号

学位授与年月日

1999-03-25

注記・抄録

博士論文

目次

  1. 目次 / p1 (0004.jp2)
  2. 第1章 序論 / p1 (0007.jp2)
  3. 1-1 半導体技術の発展と現状 / p1 (0007.jp2)
  4. 1-2 高機能情報処理LSIの実現へ向けて / p2 (0008.jp2)
  5. 1-3 本研究の目的と本論文の構成 / p3 (0009.jp2)
  6. 参考文献 / p6 (0012.jp2)
  7. 第2章 ニューロンMOSを用いた画像データ重心検出回路 / p8 (0014.jp2)
  8. 2-1 はじめに / p8 (0014.jp2)
  9. 2-2 画像重心検出アルゴリズム / p10 (0016.jp2)
  10. 2-3 四端子デバイス「ニューロMOSFET」 / p14 (0020.jp2)
  11. 2-4 vMOSを用いた画像データ重心検出回路 / p18 (0024.jp2)
  12. 2-5 重心検出回路の検出精度 / p27 (0033.jp2)
  13. 2-6 回路動作速度及び消費電力の解析 / p33 (0039.jp2)
  14. 2-7 まとめ / p35 (0041.jp2)
  15. 参考文献 / p36 (0042.jp2)
  16. 第3章 多段構成重心検出回路 / p40 (0046.jp2)
  17. 3-1 はじめに / p40 (0046.jp2)
  18. 3-2 2段重心検出アルゴリズム / p42 (0048.jp2)
  19. 3-3 ∆Xɢ・[数式]を特定する回路構成 / p44 (0050.jp2)
  20. 3-4 vMOS2段重心検出回路 / p45 (0051.jp2)
  21. 3-5 640×480画素の2次元画像の重心検出 / p51 (0057.jp2)
  22. 3-6 まとめ / p61 (0067.jp2)
  23. 4-3 ファジィプロセッサのハードウェア構成 / p70 (0074.jp2)
  24. 4-3 試作回路の測定結果 / p83 (0087.jp2)
  25. 4-4 まとめ / p84 (0088.jp2)
  26. 参考文献 / p85 (0089.jp2)
  27. 第5章 多値・バイナリ融合演算回路 / p89 (0093.jp2)
  28. 5-1 はじめに / p89 (0093.jp2)
  29. 5-2 多値論理演算の基本理論 / p92 (0096.jp2)
  30. 5-3 閾値演算回路 / p94 (0098.jp2)
  31. 5-4 多値4ビット一括演算方式回路 / p108 (0112.jp2)
  32. 5-5 まとめ / p115 (0119.jp2)
  33. 参考文献 / p116 (0120.jp2)
  34. 第6章 4ビット一括演算方式ベクトル量子化プロセッサ / p119 (0123.jp2)
  35. 6-1 はじめに / p119 (0123.jp2)
  36. 6-2 多値・バイナリ融合演算方式VQプロセッサアーキテクチャ / p120 (0124.jp2)
  37. 6-3 多値演算の有効性 / p122 (0126.jp2)
  38. 6-4 まとめ / p124 (0128.jp2)
  39. 参考文献 / p125 (0129.jp2)
  40. 第7章 結論 / p126 (0130.jp2)
  41. 謝辞 / p128 (0132.jp2)
  42. 本研究に関する発表 / p130 (0134.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000170941
  • NII著者ID(NRID)
    • 8000000171215
  • DOI(NDL)
  • NDL書誌ID
    • 000000335255
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ