超LSIテスト手法の研究

この論文をさがす

著者

    • 山口, 隆弘 ヤマグチ, タカヒロ

書誌事項

タイトル

超LSIテスト手法の研究

著者名

山口, 隆弘

著者別名

ヤマグチ, タカヒロ

学位授与大学

東北大学

取得学位

博士(工学)

学位授与番号

甲第6927号

学位授与年月日

1999-03-25

注記・抄録

博士論文

目次

  1. 目次 / p1 (0004.jp2)
  2. 第1章 序論 / p1 (0008.jp2)
  3. 1.1 VLSIシステムの高性能化 / p1 (0008.jp2)
  4. 1.2 テスト / p3 (0010.jp2)
  5. 1.2 本論文の構成 / p17 (0024.jp2)
  6. 第2章 マイクロコンピュータにおけるジッタ / p18 (0025.jp2)
  7. 2.1 マイクロコンピュータにおけるクロック / p18 (0025.jp2)
  8. 2.2 位相同期ループ回路 / p22 (0029.jp2)
  9. 2.3 ランダム・ジッタ / p29 (0036.jp2)
  10. 2.4 まとめ / p41 (0048.jp2)
  11. 第3章 ジッタ測定手法 / p42 (0049.jp2)
  12. 3.1 デジタル信号処理の準備 / p42 (0049.jp2)
  13. 3.2 従来のジッタ測定手法 / p52 (0059.jp2)
  14. 3.3 瞬時位相をもちいたジッタ測定手法 / p62 (0069.jp2)
  15. 3.4 実験 / p78 (0085.jp2)
  16. 3.5 まとめ / p98 (0105.jp2)
  17. 第4章 PLL回路の遅延故障検出手法 / p99 (0106.jp2)
  18. 4.1 位相同期ループにおける遅延故障 / p99 (0106.jp2)
  19. 4.2 従来の故障テスト手法 / p106 (0113.jp2)
  20. 4.3 瞬時位相をもちいた遅延テスト手法 / p111 (0118.jp2)
  21. 4.4 実験 / p117 (0124.jp2)
  22. 4.5 まとめ / p131 (0138.jp2)
  23. 第5章 VLSI製造プロセスの大域ばらつきとPLL特性 / p132 (0139.jp2)
  24. 5.1 プロセスばらつきがVCO発振特性にあたえる影響 / p132 (0139.jp2)
  25. 5.2 実験 / p142 (0149.jp2)
  26. 5.3 まとめ / p161 (0168.jp2)
  27. 第6章 テストデータ圧縮手法 / p162 (0169.jp2)
  28. 6.1 はじめに / p162 (0169.jp2)
  29. 6.2 準備 / p166 (0173.jp2)
  30. 6.3 提案手法 / p171 (0178.jp2)
  31. 6.4 実験結果 / p182 (0189.jp2)
  32. 6.5 まとめ / p188 (0195.jp2)
  33. 第7章 結論 / p189 (0196.jp2)
  34. 7.1 まとめ / p189 (0196.jp2)
  35. 7.2 主要なコントリビューション / p191 (0198.jp2)
  36. 謝辞 / p192 (0199.jp2)
  37. 参考文献 / p193 (0200.jp2)
  38. 本研究にかんするする発表 / p199 (0206.jp2)
  39. 関連研究にかんする発表 / p200 (0207.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000170946
  • NII著者ID(NRID)
    • 8000000171220
  • DOI(NDL)
  • NDL書誌ID
    • 000000335260
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ