シリコン選択エピタキシャル成長技術の超高集積回路への応用に関する研究 shirikon sentaku epitakisharu seicho gijutsu no cho koshuseki kairo eno oyo ni kansuru kenkyu
Access this Article
Search this Article
Author
Bibliographic Information
- Title
-
シリコン選択エピタキシャル成長技術の超高集積回路への応用に関する研究
- Other Title
-
shirikon sentaku epitakisharu seicho gijutsu no cho koshuseki kairo eno oyo ni kansuru kenkyu
- Author
-
笠井, 直記
- Author(Another name)
-
カサイ, ナオキ
- University
-
早稲田大学
- Types of degree
-
博士(工学)
- Grant ID
-
乙第1420号
- Degree year
-
1999-02-04
Note and Description
博士論文
制度:新 ; 文部省報告番号:乙1420号 ; 学位の種類:博士(工学) ; 授与年月日:1999-02-4 ; 早大学位記番号:新2745 ; 理工学図書館請求番号:2301
Table of Contents
- -目次- / p1 (0003.jp2)
- 第1章 緒論 / p1 (0005.jp2)
- 1.1 はじめに / p1 (0005.jp2)
- 1.2 Si選択エピタキシャル成長技術に関する従来研究の経緯 / p3 (0006.jp2)
- 1.3 Si選択エピタキシャル成長技術を半導体デバイスへ適用した従来研究の経緯 / p6 (0008.jp2)
- 1.4 Si選択エピタキシャル成長技術を超高集積回路デバイスへ適用する際の課題 / p7 (0008.jp2)
- 1.5 本研究の目的 / p9 (0009.jp2)
- 1.6 本論文の構成と概要 / p10 (0010.jp2)
- 第1章の参考文献 / p13 (0011.jp2)
- 第2章 Si選択エピタキシャル成長層の特性制御 / p16 (0013.jp2)
- 2.1 選択エピタキシャル成長前のSi基板表面の前処理 / p16 (0013.jp2)
- 2.2 マスクパターン方向の規定による結晶欠陥の抑制 / p20 (0015.jp2)
- 2.3 マスクパターン方向の規定によるエピタキシャル層形状の制御 / p28 (0019.jp2)
- 2.4 基板不純物のオート･ドーピング効果の評価 / p35 (0022.jp2)
- 2.5 Si選択エピタキシャル成長の低温化の検討 / p41 (0025.jp2)
- 2.6 第2章のまとめ / p48 (0029.jp2)
- 第2章の参考文献 / p50 (0030.jp2)
- 第3章 Si選択エピタキシャル成長技術を用いた微細CMOSデバイス技術 / p53 (0031.jp2)
- 3.1 選択エピタキシャル成長(SEG)素子分離の検討 / p53 (0031.jp2)
- 3.2 SEG分離技術によるCMOSの1μmレベル素子分離の検討 / p60 (0035.jp2)
- 3.3 自己整合型0.25μmCMOS素子分離技術の検討 / p73 (0041.jp2)
- 3.4 p⁺n⁺多結晶シリコンゲート電極を用いた0.25μmCMOS技術の検討 / p81 (0045.jp2)
- 3.5 MOSFETの信頼性向上のためのゲート酸化膜中へのフッ素混入の影響評価 / p89 (0049.jp2)
- 3.6 タングステン･ゲートCMOS技術の検討 / p98 (0054.jp2)
- 3.7 第3章のまとめ / p105 (0057.jp2)
- 第3章の参考文献 / p107 (0058.jp2)
- 第4章 Si選択エピタキシャル成長技術を用いたギガビット･レベルDRAM技術 / p115 (0062.jp2)
- 4.1 DRAMメモリセルに関する従来の研究 / p115 (0062.jp2)
- 4.2 4GDRAM用のメモリセル形成技術の検討 / p120 (0065.jp2)
- 4.3 4GDRAMの検討 / p129 (0069.jp2)
- 4.4 第4章のまとめ / p134 (0072.jp2)
- 第4章の参考文献 / p136 (0073.jp2)
- 第5章 結論 / p139 (0074.jp2)
- 発表論文リスト / p141 (0075.jp2)
- 謝辞 / p145 (0077.jp2)
