メモリ・コンシステンシ・モデルの形式的仕様記述と検証に関する研究 メモリ コンシステンシ モデル ノ ケイシキテキ シヨウ キジュツ ト ケンショウ ニ カンスル ケンキュウ

この論文をさがす

著者

    • 高田, 司郎 タカタ, シロウ

書誌事項

タイトル

メモリ・コンシステンシ・モデルの形式的仕様記述と検証に関する研究

タイトル別名

メモリ コンシステンシ モデル ノ ケイシキテキ シヨウ キジュツ ト ケンショウ ニ カンスル ケンキュウ

著者名

高田, 司郎

著者別名

タカタ, シロウ

学位授与大学

奈良先端科学技術大学院大学

取得学位

博士(工学)

学位授与番号

甲第42号

学位授与年月日

1999-03-24

注記・抄録

博士論文

目次

  1. Specification and Verification of Memory Consistency Models / p3 (0005.jp2)
  2. 目次 / p5 (0006.jp2)
  3. 1.はじめに / p1 (0008.jp2)
  4. 1.1 本研究の背景と目的 / p1 (0008.jp2)
  5. 1.2 本論文の概要 / p3 (0009.jp2)
  6. 2.メモリ・コンシステンシ・モデル / p5 (0010.jp2)
  7. 3.形式手法 / p7 (0011.jp2)
  8. 3.1 Z / p7 (0011.jp2)
  9. 3.2 CCS / p9 (0012.jp2)
  10. 3.3 Zとvalue-passing CCSの統合 / p10 (0013.jp2)
  11. 3.4 状態遷移に基づくCCS意味論(S-CCS) / p10 (0013.jp2)
  12. 4.メモリ・コンシステンシ・モデルの記述 / p15 (0015.jp2)
  13. 4.1 分散共有メモリ並列計算機モデル / p15 (0015.jp2)
  14. 4.2 コーザル・メモリ・コンシステンシ・モデルの記述 / p19 (0017.jp2)
  15. 4.3 リリース・コンシステンシ・モデルの記述 / p23 (0019.jp2)
  16. 5.メモリ・コンシステンシ・モデルの実現 / p26 (0021.jp2)
  17. 5.1 コーザル・メモリ・コンシステンシ・モデルの実現 / p26 (0021.jp2)
  18. 5.2 リリース・コンシステンシ・モデルの実現 / p39 (0027.jp2)
  19. 6.メモリ・コンシステンシ・モデルの実現の検証 / p53 (0034.jp2)
  20. 6.1 コーザル・メモリの検証 / p53 (0034.jp2)
  21. 6.2 リリース・メモリの検証 / p61 (0038.jp2)
  22. 7.関連研究 / p69 (0042.jp2)
  23. 7.1 Z+CCS / p69 (0042.jp2)
  24. 7.2 (Object-)Z+CSP / p70 (0043.jp2)
  25. 7.3 まとめ / p71 (0043.jp2)
  26. 8.結論 / p73 (0044.jp2)
  27. 8.1 本研究で得られた成果 / p73 (0044.jp2)
  28. 8.2 今後の課題 / p74 (0045.jp2)
  29. 謝辞 / p76 (0046.jp2)
  30. 参考文献 / p78 (0047.jp2)
  31. 付録 / p83 (0049.jp2)
  32. A.Zの構文と演算子の概要 / p83 (0049.jp2)
  33. B.CCSの構文と演算子の概要 / p87 (0051.jp2)
  34. C.著者研究業績 / p88 (0052.jp2)
1アクセス

各種コード

  • NII論文ID(NAID)
    500000174699
  • NII著者ID(NRID)
    • 8000000174976
  • DOI(NDL)
  • 本文言語コード
    • jpn
  • NDL書誌ID
    • 000000339013
  • データ提供元
    • 機関リポジトリ
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ