VLSIのESD障害対策技術に関する研究

この論文をさがす

著者

    • 鈴木, 功一 スズキ, コウイチ

書誌事項

タイトル

VLSIのESD障害対策技術に関する研究

著者名

鈴木, 功一

著者別名

スズキ, コウイチ

学位授与大学

茨城大学

取得学位

博士(工学)

学位授与番号

甲第76号

学位授与年月日

1999-03-24

注記・抄録

博士論文

目次

  1. Abstract / (0005.jp2)
  2. 目次 / p1 (0008.jp2)
  3. 第1章 序論 / p1 (0010.jp2)
  4. 1.1 研究の背景 / p1 (0010.jp2)
  5. 1.2 LSIのESDモデルとESD試験方法 / p5 (0012.jp2)
  6. 1.3 LSIの微細化によるESD強度の低下 / p10 (0015.jp2)
  7. 1.4 製造ラインにおけるESD障害とESD計測技術 / p12 (0016.jp2)
  8. 1.5 本論文の目的と概要 / p17 (0018.jp2)
  9. 1.6 まとめ / p19 (0019.jp2)
  10. 第2章 PN接合のMM試験強度 / p21 (0020.jp2)
  11. 2.1 序言 / p21 (0020.jp2)
  12. 2.2 PN接合のMM試験 / p23 (0021.jp2)
  13. 2.3 試験結果 / p26 (0023.jp2)
  14. 2.4 MM破壊メカニズムの考察 / p31 (0025.jp2)
  15. 2.5 実際のESD障害とMMの関係 / p32 (0026.jp2)
  16. 2.6 まとめ / p34 (0027.jp2)
  17. 第3章 過剰動電荷とデバイスキャパシタンス / p35 (0027.jp2)
  18. 3.1 序言 / p35 (0027.jp2)
  19. 3.2 D-CDMとF-CDM / p36 (0028.jp2)
  20. 3.3 F-CDMの過剰動電荷とデバイスキャパシタンス / p40 (0030.jp2)
  21. 3.4 D-CDMの過剰動電荷とデバイスキャパシタンス / p48 (0034.jp2)
  22. 3.5 帯電物体の対接地静電容量と過剰動電荷 / p50 (0035.jp2)
  23. 3.6 まとめ / p51 (0035.jp2)
  24. 第4章 過剰動電荷と対接地静電容量の実測 / p53 (0036.jp2)
  25. 4.1 序言 / p53 (0036.jp2)
  26. 4.2 クーロンメーターの構造とその問題 / p55 (0037.jp2)
  27. 4.3 デバイスキャパシタンスの計測 / p70 (0045.jp2)
  28. 4.4 クーロンメーターの応用 / p76 (0048.jp2)
  29. 4.5 まとめ / p83 (0051.jp2)
  30. 第5章 新CDM試験装置によるLSIの評価 / p85 (0052.jp2)
  31. 5.1 序言 / p85 (0052.jp2)
  32. 5.2 予備実験 / p87 (0053.jp2)
  33. 5.3 新CDM試験装置による評価とその結果 / p92 (0056.jp2)
  34. 5.4 試験結果と破壊メカニズムの考察 / p97 (0058.jp2)
  35. 5.5 まとめ / p105 (0062.jp2)
  36. 第6章 HBMの問題とその解決方法 / p107 (0063.jp2)
  37. 6.1 序言 / p107 (0063.jp2)
  38. 6.2 HBMの過渡応答電流 / p108 (0064.jp2)
  39. 6.3 non-wired pinに対するHBM試験 / p121 (0070.jp2)
  40. 6.4 まとめ / p131 (0075.jp2)
  41. 第7章 結論 / p133 (0076.jp2)
  42. 謝辞 / p140 (0080.jp2)
  43. 略語集 / p141 (0080.jp2)
  44. 参考文献 / p143 (0081.jp2)
2アクセス

各種コード

  • NII論文ID(NAID)
    500000174737
  • NII著者ID(NRID)
    • 8000000175014
  • DOI(NDL)
  • NDL書誌ID
    • 000000339051
  • データ提供元
    • NDL-OPAC
    • NDLデジタルコレクション
ページトップへ