高集積DRAMにおけるオンチップ電源電圧変換回路の研究

この論文をさがす

著者

    • 田中, 均 タナカ, ヒトシ

書誌事項

タイトル

高集積DRAMにおけるオンチップ電源電圧変換回路の研究

著者名

田中, 均

著者別名

タナカ, ヒトシ

学位授与大学

福井大学

取得学位

博士 (工学)

学位授与番号

乙第11号

学位授与年月日

1999-12-27

注記・抄録

博士論文

目次

  1. 目次 / (0003.jp2)
  2. 第1章 序論 / p1 (0004.jp2)
  3. 1.1 まえがき / p1 (0004.jp2)
  4. 1.2 本論文の位置付け / p1 (0004.jp2)
  5. 1.3 本論文の内容 / p9 (0008.jp2)
  6. 第2章 電源電圧降圧回路の安定化技術 / p11 (0009.jp2)
  7. 2.1 まえがき / p11 (0009.jp2)
  8. 2.2 DRAMの内部回路と電源電圧降圧回路に対する要求性能 / p11 (0009.jp2)
  9. 2.3 位相補償方式の比較 / p13 (0010.jp2)
  10. 2.4 実験結果 / p29 (0018.jp2)
  11. 2.5 むすび / p39 (0023.jp2)
  12. 第3章 電源電圧降圧回路の低電圧化技術 / p53 (0030.jp2)
  13. 3.1 まえがき / p53 (0030.jp2)
  14. 3.2 従来方式の問題点 / p53 (0030.jp2)
  15. 3.3 プッシュプル差動アンプ方式の提案 / p59 (0033.jp2)
  16. 3.4 駆動トランジスタ低しきい値化方式 / p59 (0033.jp2)
  17. 3.5 安定性の解析 / p64 (0036.jp2)
  18. 3.6 むすび / p64 (0036.jp2)
  19. 第4章 チャージポンプ型電源電圧変換回路の高精度化技術 / p66 (0037.jp2)
  20. 4.1 まえがき / p66 (0037.jp2)
  21. 4.2 チャージポンプレギュレータ / p70 (0039.jp2)
  22. 4.3 基準電圧発生回路 / p71 (0039.jp2)
  23. 4.4 実験結果 / p75 (0041.jp2)
  24. 4.5 むすび / p78 (0043.jp2)
  25. 第5章 基準電圧発生回路の低電力化技術 / p83 (0045.jp2)
  26. 5.1 まえがき / p83 (0045.jp2)
  27. 5.2 サンプル・ホールド型基準電圧発生回路の提案 / p83 (0045.jp2)
  28. 5.3 バーンイン電圧発生回路の融合 / p89 (0048.jp2)
  29. 5.4 実験結果 / p92 (0050.jp2)
  30. 5.5 むすび / p92 (0050.jp2)
  31. 第6章 結論 / p98 (0053.jp2)
  32. 謝辞 / p100 (0054.jp2)
  33. 本研究に関する発表 / p101 (0054.jp2)
1アクセス

各種コード

  • NII論文ID(NAID)
    500000186005
  • NII著者ID(NRID)
    • 8000000186288
  • DOI(NDL)
  • NDL書誌ID
    • 000000350319
  • データ提供元
    • NDL ONLINE
    • NDLデジタルコレクション
ページトップへ