オンチップマルチプロセッサのメモリシステムに関する研究

この論文をさがす

著者

    • 井上, 敬介 イノウエ, ケイスケ

書誌事項

タイトル

オンチップマルチプロセッサのメモリシステムに関する研究

著者名

井上, 敬介

著者別名

イノウエ, ケイスケ

学位授与大学

慶応義塾大学

取得学位

博士 (工学)

学位授与番号

甲第1822号

学位授与年月日

2000-03-04

注記・抄録

博士論文

目次

  1. 論文目録 / (0001.jp2)
  2. 論文要旨 / (0006.jp2)
  3. 目次 / p1 (0010.jp2)
  4. 第1章 緒論 / p1 (0016.jp2)
  5. 第2章 オンチップマルチプロセッサ / p3 (0018.jp2)
  6. 2.1 プロセッサの将来像 / p3 (0018.jp2)
  7. 2.2 技術的見積もり / p5 (0020.jp2)
  8. 2.3 関連研究 / p8 (0023.jp2)
  9. 2.4 まとめ / p29 (0044.jp2)
  10. 第3章 pSASキャッシュ / p30 (0045.jp2)
  11. 3.1 構成 / p30 (0045.jp2)
  12. 3.2 評価環境と条件 / p34 (0049.jp2)
  13. 3.3 評価 / p37 (0052.jp2)
  14. 3.4 ハードウェア量の見積もり / p41 (0056.jp2)
  15. 3.5 まとめ / p43 (0058.jp2)
  16. 第4章 pSAS/cキャッシュ / p45 (0060.jp2)
  17. 4.1 構成 / p45 (0060.jp2)
  18. 4.2 評価環境と条件 / p47 (0062.jp2)
  19. 4.3 評価 / p48 (0063.jp2)
  20. 4.4 まとめ / p62 (0077.jp2)
  21. 第5章 並列計算機テストベッドATTEMPT-1 / p63 (0078.jp2)
  22. 5.1 書換え可能なデバイス / p63 (0078.jp2)
  23. 5.2 可変構造システム / p67 (0082.jp2)
  24. 5.3 構成の検討 / p82 (0097.jp2)
  25. 5.4 全体構成 / p87 (0102.jp2)
  26. 5.5 プロセッサボート / p89 (0104.jp2)
  27. 5.6 共有メモリボード / p93 (0108.jp2)
  28. 5.7 共有バス / p95 (0110.jp2)
  29. 5.8 評価 / p95 (0110.jp2)
  30. 5.9 まとめ / p99 (0114.jp2)
  31. 第6章 結論 / p100 (0115.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000186571
  • NII著者ID(NRID)
    • 8000000186854
  • DOI(NDL)
  • NDL書誌ID
    • 000000350885
  • データ提供元
    • NDL ONLINE
    • NDLデジタルコレクション
ページトップへ