信号の多値化と伝送方式の工夫によるLSI回路設計手法の研究

この論文をさがす

著者

    • 廣瀬, 啓 ヒロセ, ケイ

書誌事項

タイトル

信号の多値化と伝送方式の工夫によるLSI回路設計手法の研究

著者名

廣瀬, 啓

著者別名

ヒロセ, ケイ

学位授与大学

九州大学

取得学位

博士 (工学)

学位授与番号

甲第5214号

学位授与年月日

2000-03-27

注記・抄録

博士論文

目次

  1. 目次 / p3 (0004.jp2)
  2. 1 序論 / p1 (0008.jp2)
  3. 2 信号の多値化と伝送方式の工夫による高集積・高速LSIの実現 / p5 (0010.jp2)
  4. 2.1 微細化によるCMOS LSIの発展 / p5 (0010.jp2)
  5. 2.2 設計自動化による同期2値回路の普及 / p8 (0012.jp2)
  6. 2.3 配線問題によるCMOS同期2値回路の限界 / p9 (0012.jp2)
  7. 2.4 局所的に多値論理を利用したLSI回路設計手法 / p11 (0013.jp2)
  8. 2.5 クロストークを考慮した信号伝送手法 / p13 (0014.jp2)
  9. 3 ニューロンMOSを用いた算術演算回路設計 / p15 (0015.jp2)
  10. 3.1 研究背景 / p15 (0015.jp2)
  11. 3.2 ニューロンMOSトランジスタ / p16 (0016.jp2)
  12. 3.3 多入力加算器 / p20 (0018.jp2)
  13. 3.4 多入力加算器を用いた並列乗算器 / p23 (0019.jp2)
  14. 3.5 乗算器の評価 / p27 (0021.jp2)
  15. 3.6 まとめ / p33 (0024.jp2)
  16. 4 ニューロンMOS基本回路の試作 / p35 (0025.jp2)
  17. 4.1 研究背景 / p35 (0025.jp2)
  18. 4.2 neuMOS回路の設計 / p36 (0026.jp2)
  19. 4.3 試作チップのテスト / p43 (0029.jp2)
  20. 4.4 まとめ / p47 (0031.jp2)
  21. 5 クロストークの影響を低減する信号伝送手法 / p49 (0032.jp2)
  22. 5.1 研究背景 / p49 (0032.jp2)
  23. 5.2 クロストークに起因するバス遅延の増加 / p50 (0033.jp2)
  24. 5.3 バス遅延削減手法 / p53 (0034.jp2)
  25. 5.4 シミュレーションによる提案手法の評価 / p58 (0037.jp2)
  26. 5.5 提案手法の設計への適用 / p64 (0040.jp2)
  27. 5.6 まとめ / p68 (0042.jp2)
  28. 6 結論 / p69 (0042.jp2)
0アクセス

各種コード

  • NII論文ID(NAID)
    500000187736
  • NII著者ID(NRID)
    • 8000000188019
  • DOI(NDL)
  • NDL書誌ID
    • 000000352050
  • データ提供元
    • NDL ONLINE
    • NDLデジタルコレクション
ページトップへ