DSP並列処理の研究

Access this Article

Search this Article

Author

    • 吉田, 征夫 ヨシダ, ユキオ

Bibliographic Information

Title

DSP並列処理の研究

Author

吉田, 征夫

Author(Another name)

ヨシダ, ユキオ

University

名古屋工業大学

Types of degree

博士 (工学)

Grant ID

乙第155号

Degree year

2000-03-16

Note and Description

博士論文

Table of Contents

  1. 目次 / p1 (0004.jp2)
  2. 第1章 / p1 (0006.jp2)
  3. 1.1 本研究の背景 / p1 (0006.jp2)
  4. 1.2 本研究の目的 / p11 (0011.jp2)
  5. 1.3 本研究の概要 / p12 (0012.jp2)
  6. 第1章の参考文献 / p15 (0013.jp2)
  7. 第2章 4DSPバス結合による高速フーリェ変換の分割並列処理 / p16 (0014.jp2)
  8. 2.1 まえがき / p16 (0014.jp2)
  9. 2.2 初期のDSP / p16 (0014.jp2)
  10. 2.3 FFTの分割並列処理 / p18 (0015.jp2)
  11. 2.4 まとめ / p26 (0019.jp2)
  12. 第2章の参考文献 / p26 (0019.jp2)
  13. 第3章 4DSPリング結合によるニューラルネットワーク･アクセラレータ / p27 (0019.jp2)
  14. 3.1 まえがき / p27 (0019.jp2)
  15. 3.2 DSPのリング結合アーキテクチャ / p28 (0020.jp2)
  16. 3.3 バックプロパゲーション / p32 (0022.jp2)
  17. 3.4 性能評価 / p38 (0025.jp2)
  18. 3.5 まとめ / p41 (0026.jp2)
  19. 第3章の参考文献 / p42 (0027.jp2)
  20. 第4章 ホップフィールド･ネットワークの離散的フーリェ変換への応用 / p43 (0027.jp2)
  21. 4.1 まえがき / p43 (0027.jp2)
  22. 4.2 離散的フーリェ変換 / p43 (0027.jp2)
  23. 4.3 ホップフィールド･ネットワーク / p44 (0028.jp2)
  24. 4.4 離散的フーリェ変換への応用 / p46 (0029.jp2)
  25. 4.5 シミュレーションの方法 / p48 (0030.jp2)
  26. 4.6 結果と評価 / p50 (0031.jp2)
  27. 4.7 まとめ / p52 (0032.jp2)
  28. 第4章の参考文献 / p53 (0032.jp2)
  29. 第5章 ニューラルネットワークによる音素データの学習と認識 / p54 (0033.jp2)
  30. 5.1 まえがき / p54 (0033.jp2)
  31. 5.2 入力データの作成方法とNNにおける学習･認識方法 / p55 (0033.jp2)
  32. 5.3 揺らぎの影響とNNへの吸収性 / p58 (0035.jp2)
  33. 5.4 学習データの認識への影響 / p62 (0037.jp2)
  34. 5.5 まとめ / p70 (0041.jp2)
  35. 第5章の参考文献 / p70 (0041.jp2)
  36. 第6章 DSPによるホルタ心電図符号圧縮 / p71 (0041.jp2)
  37. 6.1 まえがき / p71 (0041.jp2)
  38. 6.2 心電計の開発事項 / p72 (0042.jp2)
  39. 6.3 心電計の試作 / p73 (0042.jp2)
  40. 6.4 心電図符号圧縮 / p80 (0046.jp2)
  41. 6.5 符号圧縮性能の評価 / p86 (0049.jp2)
  42. 6.6 まとめ / p91 (0051.jp2)
  43. 第6章の参考文献 / p92 (0052.jp2)
  44. 第7章 144DSPクラスタ結合によるレーダ信号処理装置 / p94 (0053.jp2)
  45. 7.1 まえがき / p94 (0053.jp2)
  46. 7.2 基本要求事項 / p94 (0053.jp2)
  47. 7.3 レーダ信号処理装置のシステム構成 / p95 (0053.jp2)
  48. 7.4 データ整列器 / p96 (0054.jp2)
  49. 7.5 レーダ並列信号処理装置 / p103 (0057.jp2)
  50. 7.6 まとめ / p115 (0063.jp2)
  51. 第7章の参考文献 / p116 (0064.jp2)
  52. 第8章 結論 / p117 (0064.jp2)
  53. 8.1 本研究で得られた成果 / p117 (0064.jp2)
  54. 8.2 残された課題と今後の展望 / p121 (0066.jp2)
  55. 謝辞 / p123 (0067.jp2)
  56. 本研究に関する著者の主要発表論文 / p124 (0068.jp2)
1access

Codes

  • NII Article ID (NAID)
    500000187903
  • NII Author ID (NRID)
    • 8000000188186
  • DOI(NDL)
  • NDLBibID
    • 000000352217
  • Source
    • NDL ONLINE
    • NDL Digital Collections

Export

Page Top