CMOS array logic architectures using dual-rail threshold logic circuits 2線式しきい値論理回路を用いた配列型CMOS論理アーキテクチャに関する研究

Search this Article

Author

    • 山岡, 寛明 ヤマオカ, ヒロアキ

Bibliographic Information

Title

CMOS array logic architectures using dual-rail threshold logic circuits

Other Title

2線式しきい値論理回路を用いた配列型CMOS論理アーキテクチャに関する研究

Author

山岡, 寛明

Author(Another name)

ヤマオカ, ヒロアキ

University

東京大学

Types of degree

博士 (工学)

Grant ID

甲第19025号

Degree year

2004-03-25

Note and Description

博士論文

Codes

  • NII Article ID (NAID)
    500000299508
  • NII Author ID (NRID)
    • 8000000300321
  • Text Lang
    • eng
  • NDLBibID
    • 000007734759
  • Source
    • NDL ONLINE

Export

Page Top