カオスボルツマンマシンのFPGA実装とレザバーコンピューティングへの応用 FPGA implementation of chaotic Boltzmann machines and its application to reservoir computing

収集根拠 : 博士論文（自動収集）

資料形態 : テキストデータ

コレクション : 国立国会図書館デジタルコレクション > デジタル化資料 > 博士論文

九州工業大学博士学位論文 学位記番号：生工博甲第401号 学位授与年月日：令和3年3月25日

令和2年度

近年，ディープラーニングの発展により，ニューラルネットワークをベースとした機械学習技術が発達している．これらの技術を用いて実装された次世代アプリケーションはスマートフォンアプリケーションとしても提供されており現在の生活に必要不可欠となりつつある．その一方で，膨大な計算資源を必要とするニューラルネットワークアプリケーションを支える従来型コンピュータの性能は限界に近づいており，従来型コンピュータとは異なった動作原理を持つ次世代型コンピュータの開発が期待されている．カオスボルツマンマシン（CBM）は機械学習への応用も可能な次世代型コンピュータとして期待されているアニーリングマシンと同等の計算を行うニューラルネットワークモデルである．CBMはアニーリングマシンの動作に必要な確率的な挙動を非線形カオスダイナミクスによって実現するモデルであり，ハードウェア実装時に乱数生成回路を必要としないため，アニーリングマシンに用いられている物理学的モデルであるイジングモデルよりも効率的なハードウェア実装が期待できる．さらに，CBMを応用したレザバーコンピューティング（RC-CBM）も提案されており，CBMをベースとした次世代アプリケーションの構築も期待される．そこで本研究では次世代型の情報処理基盤の構築とその応用に向けて，Field-Programable Gate Array （FPGA）を用いたCBM，RC-CBMの大規模ハードウェア実装に取り組む．まず，本研究では大規模CBMのFPGA実装を行う．本研究ではこれを実現するためにCBMのハードウェア実装手法を提案する．この提案手法はハードウェア指向アルゴリズム，差分積和演算の二つで構成されている．ハードウェア指向アルゴリズムでは，CBMの演算の固定小数点数化，exponential関数のshift関数による置き換えを行い，演算回路の小規模化を図る．また，差分積和演算では積和演算の時分割化，過去の積和演算結果を用いた積和演算の効率化を行い，積和演算回路の小規模化を図る．本研究では数値シミュレーションによってハードウェア指向アルゴリズムの正当性を検証し，ハードウェア指向アルゴリズムがCBMの演算性能に大きな影響を与えないことを確認した．また，設計回路の論理合成を行うことによって提案手法の有効性を検証した．この結果，提案手法によって実装回路の使用ハードウェアリソース数が大幅に削減され，2,048ニューロンの大規模CBMを単一FPGA上で論理合成可能であることを明らかにした．さらに，設計回路のFPGA実装を行いソフトウェア実装結果と比較することで，CBMのハードウェア実装によってCBMの演算時間を大幅に削減することを確認した．次に，本研究ではCBMのFPGA実装を元にRC-CBMのFPGA実装に取り組む．本研究ではRC-CBM大規模ハードウェア実装を実現するにあたって，RC-CBMのハードウェア実装手法を提案する．この提案手法では，CBMのハードウェア実装手法をベースとした，演算の固定小数点数化，exponential関数の近似，差分積和演算の拡張を行う．exponential関数の近似にはshift関数よりも本来の関数に近い関数を用いておりRC-CBMの演算性能の向上が実現可能である．また，CBMのハードウェア実装時に提案する差分積和演算をRC-CBMのハードウェア実装においても使用可能な形に拡張し実装回路の小規模化を図る．本研究ではCBMの場合と同様に数値シミュレーョン行うことによって提案手法の正当性を検証し，提案手法がRC-CBMの演算性能に大きな影響を及ぼさないことを確認した．また，RC-CBMのソフトウェアモデルと設計回路の演算結果の比較を行うことによって設計回路の動作検証を行った．最後に，設計回路の論理合成を行うことによって提案手法の有効性を検証した．この結果，2,048ニューロンの大規模RC-CBM回路の単一FPGA上での論理合成を行うことができることが示された．本研究ではCBMの大規模ハードウェア実装，RC-CBMの大規模FPGA回路の設計を実現した．この結果は既存の研究にも影響を及ぼすものであると考えられる．本研究で提案する差分積和演算はニューラルネットワークの長い歴史において大きな課題として挙げられる積和演算の改善案の一つであると考えられる．さらに，本研究でFPGA実装したCBMは関連研究として挙げられるアニーリングマシンの実装例と比較して最も大規模なものである．本研究で得られた成果による今後の次世代型コンピュータ技術の進展とその応用が期待される．

第1章 序論||第2章 カオスボルツマンマシンとそのレザバーコンピューティングへの応用||第3章 カオスボルツマンマシンのFPGA実装||第4章 カオスボルツマンマシンを用いたレザバーのFPGA実装||第5章結論

九州工業大学博士学位論文（要旨）学位記番号：生工博甲第401号 学位授与年月日：令和3年3月25日