A formal methodology for automated synthesis of VLSI systems
著者
書誌事項
A formal methodology for automated synthesis of VLSI systems
（Linköping studies in science and technology, 170）
Department of Computer and Information Science, Linköping University, 1987
大学図書館所蔵 件 / 全1件
-
該当する所蔵館はありません
- すべての絞り込み条件を解除する
注記
Includes bibliographical references (p. [173]-181)