ディジタル集積回路の設計と試作
Author(s)
Bibliographic Information
ディジタル集積回路の設計と試作
培風館, 2000.6
- Title Transcription
-
ディジタル シュウセキ カイロ ノ セッケイ ト シサク
Available at 125 libraries
  Aomori
  Iwate
  Miyagi
  Akita
  Yamagata
  Fukushima
  Ibaraki
  Tochigi
  Gunma
  Saitama
  Chiba
  Tokyo
  Kanagawa
  Niigata
  Toyama
  Ishikawa
  Fukui
  Yamanashi
  Nagano
  Gifu
  Shizuoka
  Aichi
  Mie
  Shiga
  Kyoto
  Osaka
  Hyogo
  Nara
  Wakayama
  Tottori
  Shimane
  Okayama
  Hiroshima
  Yamaguchi
  Tokushima
  Kagawa
  Ehime
  Kochi
  Fukuoka
  Saga
  Nagasaki
  Kumamoto
  Oita
  Miyazaki
  Kagoshima
  Okinawa
  Korea
  China
  Thailand
  United Kingdom
  Germany
  Switzerland
  France
  Belgium
  Netherlands
  Sweden
  Norway
  United States of America
Search this Book/Journal
Description and Table of Contents
Description
LSI設計はかつての図面をもとにした設計から、ハードウェア記述言語(HDL)を用いたプログラミング感覚で行われるものに様変わりし、生産性の向上と設計資産活用という概念を生んだ。本書は代表的なHDLの一つである、Verilog‐HDLを用いた、ディジタル集積回路設計の入門書である。ディジタル回路の基本を述べ、Verilog‐HDLの基本を例を交えて丁寧に解説している。シミュレーション検証の方法、論理合成を効率よく利用するためのコーディング技術、具体的設計例としての電卓の設計と、設計したディジタル回路を実チップに仕上げる具体的手順を述べた。
Table of Contents
- 第1章 序章
- 第2章 初めてのVerilog‐HDL
- 第3章 Verilog‐HDLの文法
- 第4章 合成可能な記述の書き方
- 第5章 電卓の設計
- 第6章 電卓の周辺回路の設計
- 第7章 セルベース/ゲートアレイ方式のマッピング
by "BOOK database"