わかるVerilogHDL入門 : 文法の基礎から論理回路設計,論理合成,実装まで

Author(s)

• 木村, 真也 キムラ, シンヤ

Bibliographic Information

わかるVerilogHDL入門 : 文法の基礎から論理回路設計,論理合成,実装まで

木村真也著

（トランジスタ技術Special, No.95）

CQ出版, 2006.7

改訂新版

Other Title

わかるVerilogHDL入門 : 文法の基礎から論理回路設計論理合成実装まで

Title Transcription

ワカル Verilog HDL ニュウモン : ブンポウ ノ キソ カラ ロンリ カイロ セッケイ ロンリ ゴウセイ ジッソウ マデ

Note

参考・関連文献: p276

Description and Table of Contents

Table of Contents

• 第１章　Ｖｅｒｉｌｏｇ　ＨＤＬの基本文法
• 第２章　組み合わせ回路の記述
• 第３章　フリップフロップと応用回路の記述
• 第４章　同期式順序回路の記述
• 第５章　Ｖｅｒｉｌｏｇ　ＨＤＬで複雑なシステムを表記する方法
• 第６章　Ｖｅｒｉｌｏｇ　ＨＤＬとシミュレーション
• 第７章　論理合成・配置配線とＣＰＬＤ実装テスト
• 第８章　Ｖｅｒｉｌｏｇ　ＨＤＬによる記述の注意点とノウハウ
• 第９章　本格的な応用回路の記述と実装

by "BOOK database"

• NCID: BA7737896X
• ISBN:
  • 9784789837569
• Country Code: ja
• Title Language Code: jpn
• Text Language Code: jpn
• Place of Publication: 東京
• Pages/Volumes: 279p
• Size: 24cm
• Subject Headings:
  • NDLSH : ハードウェア記述言語
• Parent Bibliography ID:
  • BN03938618