わかるVerilogHDL入門 : 文法の基礎から論理回路設計,論理合成,実装まで

著者

• 木村, 真也 キムラ, シンヤ

書誌事項

わかるVerilogHDL入門 : 文法の基礎から論理回路設計,論理合成,実装まで

木村真也著

（トランジスタ技術Special, No.95）

CQ出版, 2006.7

改訂新版

タイトル別名

わかるVerilogHDL入門 : 文法の基礎から論理回路設計論理合成実装まで

タイトル読み

ワカル Verilog HDL ニュウモン : ブンポウ ノ キソ カラ ロンリ カイロ セッケイ ロンリ ゴウセイ ジッソウ マデ

注記

参考・関連文献: p276

内容説明・目次

目次

• 第１章　Ｖｅｒｉｌｏｇ　ＨＤＬの基本文法
• 第２章　組み合わせ回路の記述
• 第３章　フリップフロップと応用回路の記述
• 第４章　同期式順序回路の記述
• 第５章　Ｖｅｒｉｌｏｇ　ＨＤＬで複雑なシステムを表記する方法
• 第６章　Ｖｅｒｉｌｏｇ　ＨＤＬとシミュレーション
• 第７章　論理合成・配置配線とＣＰＬＤ実装テスト
• 第８章　Ｖｅｒｉｌｏｇ　ＨＤＬによる記述の注意点とノウハウ
• 第９章　本格的な応用回路の記述と実装

「BOOKデータベース」 より

• NII書誌ID(NCID): BA7737896X
• ISBN:
  • 9784789837569
• 出版国コード: ja
• タイトル言語コード: jpn
• 本文言語コード: jpn
• 出版地: 東京
• ページ数/冊数: 279p
• 大きさ: 24cm
• 件名:
  • NDLSH : ハードウェア記述言語
• 親書誌ID:
  • BN03938618