VHDLデジタル回路設計標準講座

Author(s)

Bibliographic Information

VHDLデジタル回路設計標準講座

Mark Zwoliński著 ; 宇野みれ訳

翔泳社, 2007.5

Other Title

Digital system design with VHDL

VHDLデジタル回路設計標準講座

VHDLデジタル回路設計 : 標準講座

Title Transcription

VHDL デジタル カイロ セッケイ ヒョウジュン コウザ

Available at  / 65 libraries

Note

原著第2版 (Pearson Education, c2004) の翻訳

監修: 宇野俊夫

Description and Table of Contents

Description

ステート、デコーダ、マルチプレクサ、プライオリティエンコーダ、加算器、パリティチェッカｅｔｃ。非同期順序回路の設計、アナログ回路とのインタフェースにまで踏み込んだ、世界標準ハードウェア記述言語の体系的全貌。付録・ＶＨＤＬ、標準関連リソース、Ｖｅｒｉｌｏｇの概要、共有変数パッケージ。

Table of Contents

  • 第１章　はじめに
  • 第２章　組合せ論理回路の設計
  • 第３章　ＶＨＤＬゲートモデルを使った組合せ論理回路
  • 第４章　組合せ論理回路のビルディングブロック
  • 第５章　同期式順序回路の設計
  • 第６章　順序回路の論理ブロックのＶＨＤＬモデル
  • 第７章　複雑なシーケンシャルシステム
  • 第８章　ＶＨＤＬのシミュレーション
  • 第９章　ＶＨＤＬによる論理合成
  • 第１０章　デジタルシステムのテスト
  • 第１１章　テスト性を高めるための設計
  • 第１２章　非同期式順序回路の設計
  • 第１３章　アナログとのインタフェース

by "BOOK database"

Details

Page Top