CMOSラッチアップの解析と耐設計法への応用に関する研究
著者
書誌事項
CMOSラッチアップの解析と耐設計法への応用に関する研究
青木隆宏, 1995
- タイトル別名
-
CMOSラッチアップの解析と耐設計法への応用に関する研究
- タイトル読み
-
CMOS ラッチアップ ノ カイセキ ト タイセッケイホウ エノ オウヨウ ニ カンスル ケンキュウ
大学図書館所蔵 全1件
  青森
  岩手
  宮城
  秋田
  山形
  福島
  茨城
  栃木
  群馬
  埼玉
  千葉
  東京
  神奈川
  新潟
  富山
  石川
  福井
  山梨
  長野
  岐阜
  静岡
  愛知
  三重
  滋賀
  京都
  大阪
  兵庫
  奈良
  和歌山
  鳥取
  島根
  岡山
  広島
  山口
  徳島
  香川
  愛媛
  高知
  福岡
  佐賀
  長崎
  熊本
  大分
  宮崎
  鹿児島
  沖縄
  韓国
  中国
  タイ
  イギリス
  ドイツ
  スイス
  フランス
  ベルギー
  オランダ
  スウェーデン
  ノルウェー
  アメリカ
この図書・雑誌をさがす
注記
参考文献: 各章末
謝辞に「本論文は, 筆者が日本電信電話株式会社において, 1982年から1993年までの12年間に行った研究をまとめたものである。」とあり