A formal, hierarchical design and validation methodology for VLSI
著者
書誌事項
A formal, hierarchical design and validation methodology for VLSI
University of Edinburgh, Department of Computer Science, 1988
大学図書館所蔵 件 / 全1件
-
該当する所蔵館はありません
- すべての絞り込み条件を解除する
この図書・雑誌をさがす
注記
Includes bibliography (p. 225-234)
Author's thesis (Ph.D.)--University of Edinbungh, 1988
CST-55-88