A pipelined multi-core machine with operating system support : hardware implementation and correctness proof
著者
書誌事項
A pipelined multi-core machine with operating system support : hardware implementation and correctness proof
(Lecture notes in computer science, 9999 . LNCS sublibrary ; SL 1 . Theoretical computer science and general issues)
Springer, c2020
- : pbk
大学図書館所蔵 全1件
  青森
  岩手
  宮城
  秋田
  山形
  福島
  茨城
  栃木
  群馬
  埼玉
  千葉
  東京
  神奈川
  新潟
  富山
  石川
  福井
  山梨
  長野
  岐阜
  静岡
  愛知
  三重
  滋賀
  京都
  大阪
  兵庫
  奈良
  和歌山
  鳥取
  島根
  岡山
  広島
  山口
  徳島
  香川
  愛媛
  高知
  福岡
  佐賀
  長崎
  熊本
  大分
  宮崎
  鹿児島
  沖縄
  韓国
  中国
  タイ
  イギリス
  ドイツ
  スイス
  フランス
  ベルギー
  オランダ
  スウェーデン
  ノルウェー
  アメリカ
注記
Includes bibliographical references (p. [627]-628)
内容説明・目次
内容説明
This work is building on results from the book named "A Pipelined Multi-core MIPS Machine: Hardware Implementation and Correctness" by M. Kovalev, S.M. Muller, and W.J. Paul, published as LNCS 9000 in 2014.
It presents, at the gate level, construction and correctness proof of a multi-core machine with pipelined processors and extensive operating system support with the following features:
* MIPS instruction set architecture (ISA) for application and for system programming
* cache coherent memory system
* store buffers in front of the data caches
* interrupts and exceptions
* memory management units (MMUs)
* pipelined processors: the classical five-stage pipeline is extended by two pipeline
stages for address translation
* local interrupt controller (ICs) supporting inter-processor interrupts (IPIs)
* I/O-interrupt controller and a disk
目次
Introductory material.- on hierarchical hardware design.- hardware library.- basic processor design.- pipelining.- cache memory systems.- interrupt mechanism.- self modification, instruction buffer and nondeterministic ISA.- memory management units.- store buffers.- multi-core processors.- advanced programmable interrupt controllers (APICs).- adding a disk.- I/O apic.
「Nielsen BookData」 より