SystemVerilogによるFPGA/ディジタル回路設計入門

Author(s)

• 小林, 和淑 コバヤシ, カズトシ
• 寺澤, 真一 テラサワ, シンイチ
• 吉河, 武文 ヨシカワ, タケフミ
• 塩見, 準 シオミ, ジュン
• 門本, 淳一郎 カドモト, ジュンイチロウ

Bibliographic Information

SystemVerilogによるFPGA/ディジタル回路設計入門

小林和淑 [ほか] 共著

オーム社, 2023.11

Other Title

SystemVerilogによるFPGAディジタル回路設計入門

Title Transcription

SystemVerilog ニヨル FPGA/ディジタル カイロ セッケイ ニュウモン

Access to Electronic Resource 1 items

• SystemVerilogによるFPGA/

  2023.11.

  Maruzen eBook Library

Note

その他の共著者: 寺澤真一, 吉河武文, 塩見準, 門本淳一郎

監修: 小林和淑

参考文献: p[179]

Description and Table of Contents

Description

ＨＤＬは、高い抽象度でハードウェアの動作を記述することを目的に開発されました。本書は、順序同期回路をＳｙｓｔｅｍＶｅｒｉｌｏｇで記述しＬＳＩやＦＰＧＡに実装したい設計者向けに、設計事例をもとに解説しています。

Table of Contents

• 第１章　ＳｙｓｔｅｍＶｅｒｉｌｏｇとは
• 第２章　ＦＰＧＡへの実装入門
• 第３章　ディジタル回路入門
• 第４章　ＳｙｓｔｅｍＶｅｒｉｌｏｇによる順序回路
• 第５章　ＳｙｓｔｅｍＶｅｒｉｌｏｇによるプロセッサの設計と実装
• 第６章　ＳｙｓｔｅｍＶｅｒｉｌｏｇによるＡＳＩＣ設計
• 第７章　ＳｙｓｔｅｍＶｅｒｉｌｏｇとＶｅｒｉｌｏｇ　ＨＤＬの対比と記述の罠

by "BOOK database"

Details

• NCID: BD04733483
• ISBN:
  • 9784274231018
• Country Code: ja
• Title Language Code: jpn
• Text Language Code: jpn
• Place of Publication: 東京
• Pages/Volumes: viii, 183p
• Size: 24cm
• Classification:
  • NDC9 : 549.7
  • NDC10 : 549.7
  • NDLC : ND386
• Subject Headings:
  • NDLSH : ハードウェア記述言語
  • NDLSH : 大規模集積回路
  • NDLSH : FPGA
  • BSH : 集積回路
  • BSH : ハードウェア記述言語