VHDLデザイン・テクニック : 標準ハードウエア記述言語とチップ・レベル・モデリング
Author(s)
Bibliographic Information
VHDLデザイン・テクニック : 標準ハードウエア記述言語とチップ・レベル・モデリング
電波新聞社, 1990.3
- Other Title
-
Chip‐level modeling with VHDL
- Title Transcription
-
VHDL デザイン・テクニック : ヒョウジュン ハードウエア キジュツ ゲンゴ ト チップ レベル モデリング
Access to Electronic Resource 1 items
Available at / 14 libraries
-
No Libraries matched.
- Remove all filters.
Search this Book/Journal
Note
各章末: 参考文献
Description and Table of Contents
Description
本書は、超大規模集績回路（ＶＬＳＩ）を高精度にモデリングするための手引書である。本書では、チップ・レベルでのＶＬＳＩのモデリング手法、チップ・レベルのモデルの概念、そのモデルが階層設計にどのように適応してシいくのか述べている。モデルはＶＨＤＬで記述しており、読者にそのハードウエア記述言語のＶＨＤＬの複雑な概念も読者に理解できるように紹介している。
Table of Contents
- 第１章 序論
- 第２章 ＶＨＤＬの基本的特徴
- 第３章 基本的モデリング技法
- 第４章 チップ・レベルのモデリング
- 第５章 システムのモデリング
- 第６章 チップ・レベルのモデリングにおける問題点
by "BOOK database"