VHDLデザイン・テクニック : 標準ハードウエア記述言語とチップ・レベル・モデリング
著者
書誌事項
VHDLデザイン・テクニック : 標準ハードウエア記述言語とチップ・レベル・モデリング
電波新聞社, 1990.3
- タイトル別名
-
Chip‐level modeling with VHDL
- タイトル読み
-
VHDL デザイン・テクニック : ヒョウジュン ハードウエア キジュツ ゲンゴ ト チップ レベル モデリング
電子リソースにアクセスする 全1件
大学図書館所蔵 件 / 全13件
-
該当する所蔵館はありません
- すべての絞り込み条件を解除する
この図書・雑誌をさがす
注記
各章末: 参考文献
内容説明・目次
内容説明
本書は、超大規模集績回路（ＶＬＳＩ）を高精度にモデリングするための手引書である。本書では、チップ・レベルでのＶＬＳＩのモデリング手法、チップ・レベルのモデルの概念、そのモデルが階層設計にどのように適応してシいくのか述べている。モデルはＶＨＤＬで記述しており、読者にそのハードウエア記述言語のＶＨＤＬの複雑な概念も読者に理解できるように紹介している。
目次
- 第１章 序論
- 第２章 ＶＨＤＬの基本的特徴
- 第３章 基本的モデリング技法
- 第４章 チップ・レベルのモデリング
- 第５章 システムのモデリング
- 第６章 チップ・レベルのモデリングにおける問題点
「BOOKデータベース」 より
