テスタブルな論理回路の設計
著者
書誌事項
テスタブルな論理回路の設計
啓学出版, 1991.7
- タイトル別名
-
Design of testable logic circuits
- タイトル読み
-
テスタブル ナ ロンリ カイロ ノ セッケイ
大学図書館所蔵 件 / 全34件
-
該当する所蔵館はありません
- すべての絞り込み条件を解除する
この図書・雑誌をさがす
注記
文献:p201〜211
内容説明・目次
内容説明
ＶＬＳＩチップ、ボード、あるいはシステムのいずれのレベルであれ、最新のディジタル回路のテストは高いコストを要するだけでなく知的にも高度なものが要求される。しかし、集積回路とシステムの業界では、最近、デザインとテストの仕事を結合してコストを節減しようという傾向が顕著になってきており、「テスタブルなデザイン」という概念が根づいてきている。本書は、現在使われているテスタブルな論理回路の主な設計手法について詳しく解説する。
目次
- 第１章 ディジタルテスティング—テスタブルなデザインの必要性
- 第２章 テスタビリティーの測定—ＣＡＭＥＬＯＴの手法
- 第３章 構造的デザイン技法および自己テスト
- 第４章 スキャンデザインによる回路のためのテストの生成
- 第５章 テスタブルな回路デザインのための実際的ガイドライン
- 第６章 テスタブルなデザイン—その将来は？
「BOOKデータベース」 より