書誌事項

Designing ASICS

Paul Naish, Peter Bishop [著] ; 小林芳直監修 ; TriEx完訳

トライエックス, 1993.6

タイトル別名

Designing ASICS

Designing ASICS : 同期設計の基本

タイトル読み

Designing ASICS

大学図書館所蔵 件 / 12

この図書・雑誌をさがす

注記

本文は、日本語。

内容説明・目次

目次

  • 第0章 序論—ディスクリートロジックからASICへ
  • 第1章 基本的なCMOSの原理
  • 第2章 ASIC設計者にとっての制約事項
  • 第3章 ASICの設計手法としての不適切な技術
  • 第4章 ASIC設計に関する同期設計
  • 第5章 非同期プロセス間のコミュニケーション
  • 第6章 RAMとのインターフェース
  • 第7章 RAMの周辺構造
  • 第8章 関連事項
  • 第9章 ASICのテスト
  • 第10章 レジスタ・トランスファ・モデル
  • 第11章 終論(同期式階層設計;非同期エレメント;製造のための設計)

「BOOKデータベース」 より

詳細情報

  • NII書誌ID(NCID)
    BN09832096
  • ISBN
    • 4924903124
  • 出版国コード
    ja
  • タイトル言語コード
    eng
  • 本文言語コード
    jpn
  • 原本言語コード
    eng
  • 出版地
    東京
  • ページ数/冊数
    272p
  • 大きさ
    22cm
  • 分類
  • 件名
ページトップへ