設計言語Verilog-HDL入門
著者
書誌事項
設計言語Verilog-HDL入門
培風館, 1995.6
- タイトル別名
-
The Verilog hardware description language
- タイトル読み
-
セッケイ ゲンゴ Verilog-HDL ニュウモン
大学図書館所蔵 全66件
この図書・雑誌をさがす
注記
The Verilog hardware description language.原著第2版の翻訳
内容説明・目次
内容説明
近年ＡＳＩＣ設計において、爆発的に増大する複雑さを克服するために、ハードウェア記述言語（ＨＤＬ）を駆使した手法が不可欠になろうとしている。Ｖｅｒｉｌｏｇは、いまほとんどの半導体ベンダーがＡＳＩＣの開発設計に採用し、最も発展しつつある設計言語である。この言語は、初期の概念設計段階における動作レベルから、設計工程後半の構造記述レベルまでをサポートし、階層記述によって複雑な設計にも対応できる優れた機能を有している。本書はそのＶｅｒｉｌｏｇ発案者らにより著された本格的な入門書である。
目次
- Ｖｅｒｉｌｏｇ言語の概要
- 動作モデル
- コンカレント・プロセス
- 論理レベル・モデル
- ゲートレベル・プリミティブの定義
- スイッチレベル・モデル
- ３種の大規模な記述例
- 語彙規則
- Ｖｅｒｉｌｏｇ演算子
- Ｖｅｒｉｌｏｇゲートタイプ〔ほか〕
「BOOKデータベース」 より