設計言語Verilog-HDL入門
Author(s)
Bibliographic Information
設計言語Verilog-HDL入門
培風館, 1995.6
- Other Title
-
The Verilog hardware description language
- Title Transcription
-
セッケイ ゲンゴ Verilog-HDL ニュウモン
Available at 66 libraries
  Aomori
  Iwate
  Miyagi
  Akita
  Yamagata
  Fukushima
  Ibaraki
  Tochigi
  Gunma
  Saitama
  Chiba
  Tokyo
  Kanagawa
  Niigata
  Toyama
  Ishikawa
  Fukui
  Yamanashi
  Nagano
  Gifu
  Shizuoka
  Aichi
  Mie
  Shiga
  Kyoto
  Osaka
  Hyogo
  Nara
  Wakayama
  Tottori
  Shimane
  Okayama
  Hiroshima
  Yamaguchi
  Tokushima
  Kagawa
  Ehime
  Kochi
  Fukuoka
  Saga
  Nagasaki
  Kumamoto
  Oita
  Miyazaki
  Kagoshima
  Okinawa
  Korea
  China
  Thailand
  United Kingdom
  Germany
  Switzerland
  France
  Belgium
  Netherlands
  Sweden
  Norway
  United States of America
Search this Book/Journal
Note
The Verilog hardware description language.原著第2版の翻訳
Description and Table of Contents
Description
近年ASIC設計において、爆発的に増大する複雑さを克服するために、ハードウェア記述言語(HDL)を駆使した手法が不可欠になろうとしている。Verilogは、いまほとんどの半導体ベンダーがASICの開発設計に採用し、最も発展しつつある設計言語である。この言語は、初期の概念設計段階における動作レベルから、設計工程後半の構造記述レベルまでをサポートし、階層記述によって複雑な設計にも対応できる優れた機能を有している。本書はそのVerilog発案者らにより著された本格的な入門書である。
Table of Contents
- Verilog言語の概要
- 動作モデル
- コンカレント・プロセス
- 論理レベル・モデル
- ゲートレベル・プリミティブの定義
- スイッチレベル・モデル
- 3種の大規模な記述例
- 語彙規則
- Verilog演算子
- Verilogゲートタイプ〔ほか〕
by "BOOK database"