広瀬 全孝 Hirose M.

ID:1000010034406

産業技術総合研究所 National Institute of Advanced Industrial Science and Technology (2002年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-20 of 52

  • 1 / 3
  • Development of silicon quantum-dot memoy devices  [in Japanese]

    KOHNO Atsushi , IKEDA Mitsuhisa , MURAKAMI Hideki , MIYAZAKI Seiichi , HIROSE Masataka

    應用物理 71(7), 864-868, 2002-07-10

    References (17)

  • Energy Band Alignment and Energy Distribution of Electronic Defect States for ZrO_2/Si(100) Systems  [in Japanese]

    NARASAKI M. , OGASAWARA M. , YAMAOKA M. , MURAKAMI H. , MIYAZAKI S. , HIROSE M.

    ZrO_2/Si(100)系のエネルギーバンドプロファイルを決定する為に、X線光電子分光(XPS)によるOls光電子エネルギー損失スペクトルの測定からZrO_2膜のE_gを決定すると共にZrO_2/Si(100)へテロ接合価電子帯スペクトルの解析から価電子帯側バリア高さを求め、Si伝導帯側のZrO_2/Si(100)バリアハイトを決めた。また、光電子収率分光法(PYS)により、ZrO_2/n+Si …

    Technical report of IEICE. SDM 101(108), 13-17, 2001-06-01

    References (3)

  • Evaluation of Impurity Depletion Effect near n^+Poly-Si Gate Side Wall/SiO_2 Interfaces for Sub-100nm nMOSFETs  [in Japanese]

    MURAKAMI H. , MIHARA T. , MIYAZAKI S. , HIROSE M.

    ゲート長20μm-30nm、ゲート酸化膜厚1.6nm-1.86nmのnMOSFETを作成し、n^+poly-Si側壁/SiO_2界面におけるキャリア空乏化のトランジスタ特性への影響を評価した。ゲートトンネル電流のゲート長依存性を測定したところ、ゲート長0.5μm以下の領域で理論値からずれることがわかった。これは、n^+poly-Si側壁/SiO_2界面ヘリン原子が偏析、ゲートバルク中のキャリアが空 …

    Technical report of IEICE. SDM 101(107), 25-29, 2001-05-31

    References (6)

  • Statistical Analysis of Soft and Hard Breakdown in Ultrathin Gate Oxides  [in Japanese]

    MIZUBAYASHI Wataru , YOSHIDA Yuichi , MIYAZAKI Seiichi , HIROSE Masataka

    厚さ1.9-4.8nmのゲートSiO_2膜のtime-to-hard breakdown(t_<BD>)及びtime-to-soft breakdown(t_<SBD>))を統計的に解析した。t_<BD>及びt_<SBD>分布はワイブル分布関数に従う。また、t_<SBD>に対するワイブルスロープβの値は、t_<BD>に対するそ …

    Technical report of IEICE. SDM 101(107), 13-18, 2001-05-31

    References (17)

  • Electron charging characteristics and memory function of silicon quantum-dot floating gate MOS structures  [in Japanese]

    KOHNO Atsushi , IKEDA Mitsuhisa , MURAKAMI Hideki , MIYAZAKI Seiichi , HIROSE Masataka

    自己組織化形成したシリコン量子ドット(QD)をメモリノードとして絶縁膜中に埋め込んだフローティングゲートMOS(metal-oxide-semiconductor)構造を作製し、ドットへの電子注入、電荷保持特性を明らかにすると共に、室温でメモリ動作することを実証した。Si QDフローティングゲートMOSトランジスタのドレイン電流-ゲート電圧特性に、ドットへの電子注入に基づく特徴的なヒステリシスが観 …

    Technical report of IEICE. SDM 100(643), 103-108, 2001-02-21

    References (13)

  • Electron charging characteristics and memory function of silicon quantum-dot floating gate MOS structures  [in Japanese]

    KOHNO Atsushi , IKEDA Mitsuhisa , MURAKAMI Hideki , MIYAZAKI Seiichi , HIROSE Masataka

    自己組織化形成したシリコン量子ドット(QD)をメモリノードとして絶縁膜中に埋め込んだフローティングゲートMOS(metal-oxide-semiconductor)構造を作製し、ドットへの電子注入、電荷保持特性を明らかにすると共に、室温でメモリ動作することを実証した。SiQDフローティングゲートMOSトランジスタのドレイン電流-ゲート電圧特性に、ドットへの電子注入に基づく特徴的なヒステリシスが観測 …

    IEICE technical report. Electron devices 100(641), 103-108, 2001-02-21

    References (13)

  • 10-6 Photoconductive properties of nanometer-sized Si dot multilayers  [in Japanese]

    Hirano Y. , Ohtake H. , Sato F. , Saito N. , Abe M. , Miyazaki S. , Hirose M.

    Nanometer-sized Si dot multilayers have been prepared by repeating low-pressure chemical vapor deposition for dot formation and thermal oxidation for dot isolation. The multilayer with the dot size 3- …

    PROCEEDINGS OF THE ITE ANNUAL CONVENTION 2000(0), 145-146, 2000

    J-STAGE 

  • Self-Assembling of Si Quantum Dots and Their Application to Floating Gate MOS Memory  [in Japanese]

    Miyazaki S. , Hirose M.

    Proceedings of the Society Conference of IEICE 1999年.エレクトロニクスソサイエティ大会(2), 144-145, 1999-08-16

  • Developing Intelligent LSI Devices Using Single-Electron Circuits  [in Japanese]

    AMEMIYA Yoshihito , IWATA Atsushi , HIROSE Masataka

    The Journal of the Institute of Electronics,Information and Communication Engineers 00081(00009), 898-902, 1998-09

    References (18)

  • Self-assembling formation of silicon quantum dots and their luminescence properties  [in Japanese]

    MIYAZAKI Seiichi , HIROSE Masataka

    應用物理 67(7), 807-811, 1998-07-10

    References (15)

  • Super Cleaning of Closed Space by UV/photoelectron Method Using Photocatalyst  [in Japanese]

    FUJII Toshiaki , SUZUKI Tsukuru , SAKAMOTO Kazuhiko , YOKOYAMA Shin , HIROSE Masataka

    A new super cleaning equipment of a closed space using a photocatalyst (TiO<SUB>2</SUB>) in a UV/photoelectron method was developed. The newly developed equipment has photocatalyst between …

    Earozoru Kenkyu 13(2), 110-118, 1998-06-20

    J-STAGE  References (21) Cited by (3)

  • Hydrogen Termination of Si(100) Surfaces by BHF Treatments  [in Japanese]

    OSADA T. , KAWAZAWA Y. , ISHIDA S. , MIYAMOTO M. , MIYAZAKI S. , HIROSE M.

    BHF(NH_4F/HF/H_2O)によって水素終端されたSi(100)の表面状態を、フーリエ変換赤外全反射分光法(FT-IR-ATR)によって観察した。NH_4F濃度が5〜10%において、モル比がHF/NH_4F=0.37〜0.56(pH=3.7〜4.0)のBHFで処理したSi(100)表面は、NH_4F濃度が15〜20%のBHFや5%HF、NH_4F38.7%+HF1.6%の組成からなるBHF …

    Technical report of IEICE. SDM 97(239), 17-23, 1997-08-25

    References (10)

  • Pattern Matching Circuit Using Optical Bus Lines  [in Japanese]

    Doi Takeshi , Uehara Akihito , Takahashi Yoshiyuki , Yokoyama Shin , Iwata Atsushi , Hirose Masataka

    光インターコネクションはMCMやWSIの金属配線による問題を解決するアーキテクチャとして期待されている。我々は、光インタコネクションの応用例として、パターン認識システムを採り上げ、システムを高速化することを目指して研究を進めている。今回、パターン認識システムで入力パターンの分配及びパターンの距離比較演算用の光バスとして用いる、双方向に伝搬可能な導波路を設計した。また、この光バスでwired-ORに …

    Proceedings of the Society Conference of IEICE 1997年.エレクトロニクス(2), 84, 1997-08-13

  • Partnership between university and industry research laboratory  [in Japanese]

    HIROSE Masataka

    應用物理 66(8), 845-846, 1997-08-10

  • Self-organizing formation of silicon quantum dots and their physical properties at room temperature  [in Japanese]

    MIYAZAKI Seiichi , FUKUDA Masatoshi , SHIBA Kazutoshi , NAKAGAWA Kazuyuki , HIROSE Masataka , KOHNO Atsushi

    モノシラン(SiH_4)を用いた減圧CVD法によって、成長温度525〜650℃の範囲で、シリコン熱酸化膜(SiO_2)上にナノメートルサイズのSiドットを形成し、そのサイズ分布と面密度を原子間力顕微鏡(AFM)及び透過電子顕微鏡(TEM)により評価した。その結果、基板面内方向(ドット直径)及び垂直方向(ドット高さ)の成長には、それぞれSi結晶核上でのSiH_4の熱分解反応及び化学吸着した前駆体の凝 …

    IEICE technical report. Electron devices 96(573), 39-48, 1997-03-14

    References (16)

  • Problems in Ultra Shallow Junction Formartion forsub 0.1μm MOSFETs  [in Japanese]

    Shibahara Kentaro , Mifuji Michihiko , Yokoyama Shin , Hirose Masataka

    MOSFET縮小のための課題は多くあるが浅い接合の形成はその中でも基本的且つ重要なものである。本論ではn-MOSFETの微細化のためのn^+-p接合形関しての述べる。サブ0.1μm 級のn-MOSFETのため接合形成法としては最も一般的なAsのイオン注入法とPSGからの固相拡散による方法があげられる。またAsよりも質量が大きく, 拡散係数が小さいことから浅い接合形成に有利と考えられるSbの注入も試 …

    Proceedings of the IEICE General Conference 1997年.エレクトロニクス(2), 331-332, 1997-03-06

  • FDTD analysis of corner bend waveguide suppressed the mode conversion  [in Japanese]

    Doi Takeshi , Iwata Atsushi , Hirose Masataka

    信号伝搬の高速化, 低消費電力化のために, MCMやWSI, チップ上の長距離配線に光インターコネクションを導入することが提案されている。そのためには, ボードやチップ上で光信号を分配するための分岐や曲がり導波路が必要である。我々はコンパクトで設計性の良い分岐や曲がりの構造を検討し, FDTD法による電磁界解析を行ってきた。本稿では基本モードのみを用いた光配線設計のために, 全反射の際の位相シフト …

    Proceedings of the IEICE General Conference 1997年.エレクトロニクス(1), 209, 1997-03-06

  • Structural relaxation in gate oxide by phosphorous redistribution  [in Japanese]

    MORINO K. , MIYAZAKI S. , HIROSE M.

    n^+ poly-Siゲート形成のためのリン拡散,及び熱処理による酸化膜中のリン再分布と酸化膜の構造変化をXPS,FT-IR-ATRを用いて評価した.その結果,undoped Poly-Si ゲートでの900℃,10minリン拡散とその後の900℃,10min熱処理によりゲート酸化膜中まで拡散したりンはSO_2/c-Si界面こおいてPile-upしているこど明らかになった.またXPSによるP2p内 …

    Technical report of IEICE. SDM 96(395), 33-39, 1996-12-05

    References (14)

  • Analysis of optical waveguide on LSI chip by FD-TD method  [in Japanese]

    Doi Takeshi , Miyazaki Seiichi , Hirose Masataka , Iwata Atsushi

    LSIの長距離配線に光インターコネクションを導入することが提案されているが、チップ上で光信号を任意の場所に分配するには、コンパクトな分岐導波路や折れ曲がり導波路が必要になる。図1(a)のように半径の大きい円状の曲がりや分岐角度の小さいY字型の分岐などで光配線を構成すると占有面積が大きくなるため面積効率が悪く設計性もよくないと考えられる。そこで、図1(b)のような占有面積の小さい直角分岐導波路と折れ …

    Proceedings of the Society Conference of IEICE 1996年.エレクトロニクス(1), 250, 1996-09-18

  • 1 / 3
Page Top