瀧 和男 Taki Kazuo

ID:1000020243321

The authors are with the Faculty of Engineering, Kobe University (2003年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-20 of 66

  • 1 / 4
  • An Ultra Low Power Motion Estimation Processor for MPEG2 HDTV Resolution Video

    MIYAMA Masayuki , TOOYAMA Osamu , TAKAMATSU Naoki , KODAKE Tsuyoshi , NAKAMURA Kazuo , KATO Ai , MIYAKOSHI Junichi , IMAMURA Kousuke , HASHIMOTO Hideo , KOMATSU Satoshi , YAGI Mikio , MORIMOTO Masao , TAKI Kazuo , YOSHIMOTO Masahiko

    大学院自然科学研究科情報システム

    IEICE transactions on electronics 86(4), 561-569, 2003-04-01

    IR  References (8) Cited by (7)

  • Synthesis and Layout of Circuits Combining CMOS/Pass Transistor Logic  [in Japanese]

    TAKATA Kengo , FUKUOKA Kazuki , FUJITA Katsuya , FUKUTOMI Hironobu , KUROKI Nobutaka , NUMA Masahiro , TAKI Kazuo , YAMAMOTO Keisuke

    本稿では,論理関数の単純直交分解の結果を表す分解グラフを利用してCMOS論理とパス・トランジスタ論理を混在させることで,LSIの低消費電力化を実現する合成手法に基づき,多出力回路に対してさらなる論理共有を行い,トランジスタ数を削減する手法を提案する.さらに本手法による合成結果に対して既存ツールによるレイアウトを実現し,実配線を考慮した評価を行うために,CMOS/パス・トランジスタ混在論理用スタンダ …

    Transactions of Information Processing Society of Japan 43(5), 1357-1360, 2002-05-15

    IPSJ  References (7) Cited by (1)

  • A Customizing Tool for Java Standard API Using Bytecode Translation  [in Japanese]

    TANAKA MASAHIRO , KAMADA TOMIO , MORI TOMOHIKO , TAKI KAZUO

    Java上で実行効率を重視したプログラムを作成している際,しばしばJava言語の標準APIを拡張したいという要求が生じることがある.たとえば,マルチスレッドプログラミングを行う際に,Threadごとにデータを保持させたい場合を考える.この場合,Threadオブジェクトと付加したいデータをハッシュなどで連想して用いるのが一般的な方法である.しかし,この方法では,データへのアクセス速度が遅くなってしま …

    情報処理学会論文誌プログラミング(PRO) 43(SIG03(PRO14)), 86-86, 2002-03-15

    IPSJ 

  • An Ultra Low Power, Realtime MPEG2 MP@HL Motion Estimation Processor(3) : Design of SIMD data Path  [in Japanese]

    Nakamura Kazuo , Miyama Masayuki , Tooyama Osamu , Takahashi Tsukasa , Yagi Mikio , Morimoto Masao , Taki Kazuo , Yoshimoto Masahiko

    Proceedings of the IEICE General Conference 2002年_エレクトロニクス(2), 97, 2002-03-07

  • A Programming Environment for Adaptive 3D-CG Animation

    NISHIDA Aya , KAMADA Tomio , TAKI Kazuo

    三次元コンピュータグラフィックス(3D-CG) を用いたアニメーションにおいて,ユーザ入力への反応や,状況に応じた動作の決定を行うためには,プログラムによる制御が必要となる.しかし,CG の基本的概念や,グラフィックスAPI を用いたプログラミングの知識がなければ,このプログラムを作成することはできない.そこで,一般のプログラマでもアニメーションプログラムを作成できるように抽象度の高い記述を可能に …

    Conference Proceedings of Japan Society for Software Science and Technology 19(0), 3C1-3C1, 2002

    J-STAGE 

  • Low Power Consumption Arithmetic Units in the"Plastic Hard Macro Technology"  [in Japanese]

    TAKI Kazuo , KITAMURA Kiyoshi , MIZOGUCHI Tsuyoshi

    エネルギー遅延積の十分小さい「高速・低消費電力」の算術演算器IPを実現する手法であると同時に, 同IPの移植性・再利用性を高めるための手法として, 「プラスチック・ハード・マクロ技術」を提案し, 設計の実例を報告する.演算器機能とビット構成, 動作速度レンジ, 動作電圧などによってエネルギー遅延積が最良になるアーキテクチャが異なることからそれをデザインパターンテンプレートとしてあらかじめ分類整理し …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 30周年記念誌, 127-132, 2001-09-27

  • Pass-transistor Logic SPL and Application Examples  [in Japanese]

    LEE Bu-Yeol , TAKI Kazuo , TANAKA Hideki , IMAI Shigeki

    パストランジスタ論理SPLとその設計事例について報告する.SPLは我々が提案している低消費電力LSIのための回路方式である.SPLの特徴は, Single-railで構成すること, クリティカルパス以外は長く接続された多段のNMOSで構成することにある.まずSPL回路の設計方法を示し, その方法を用いて32ビット加算器の試作を行った.またHSPICEを用いてCMOSと比較した結果, トランジスタ数 …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 30周年記念誌, 115-120, 2001-09-27

  • A GUI Software Development System for Digital AV Applications  [in Japanese]

    HARUNA Shuusuke , SANADA Norio , KINOH Hisayuki , SUMIYA Kazutoshi , TAKI Kazuo

    近年, 大容量・多チャネルのディジタルデータを扱うディジタルAV機器では, GUI(Graphical User Interface)の搭載により, そのソフトウェア規模が増大している.また, AV機器のGUIでは入力装置として, 方向キーを有するリモコンを用いる.全画面をポインティング可能なマウスとは異なり, 操作対象をポインティングするためのフォーカス管理を行う必要がある.フォーカス管理は, …

    The Transactions of the Institute of Electronics,Information and Communication Engineers. 00084(00006), 693-701, 2001-06-01

    References (19) Cited by (6)

  • Low Power Consumption Arithmetic Units in the "Plastic Hard Macro Technology"  [in Japanese]

    TAKI Kazuo , KITAMURA Kiyoshi

    エネルギー遅延積の十分小さい「高速・低消費電力」の算術演算器IPを実現する手法であると同時に,同IPの移植性・再利用性を高めるための手法として,「プラスチック・ハード・マクロ技術」を提案し,設計の実例を報告する.演算器機能とビット構成,動作速度レンジ,動作電圧などによってエネルギー遅延積が最良になるアーキテクチャが異なることからそれをデザインパターンテンプレートとしてあらかじめ分類整理し,パターン …

    Transactions of Information Processing Society of Japan 42(4), 1023-1029, 2001-04-15

    IPSJ  References (6)

  • Low Power Consumption CMOS Digital Matched Filter - An Application Example of the Plastic Hard Macro TM Technology  [in Japanese]

    KITAMURA Kiyoshi , TAKI Kazuo , OGATA Toshiro , MURATA Yutaka

    ディジタルマッチトフィルタ(DMF)は,携帯電話をはじめとするスペクトル拡散通信のためのキーデバイスであるが,消費電力が大きいことが問題であった.本稿では,タップ数の多い軟判定ディジタルマッチトフィルタを低消費電力のCMOS LSIとして実現する設計手法を示し,0.18 [mu m]プロセスにてレイアウト設計まで行い,パラメータ抽出後シミュレーション評価した.PNコードシフトのアーキテクチャ,低E …

    Transactions of Information Processing Society of Japan 42(4), 1016-1022, 2001-04-15

    IPSJ  References (9) Cited by (2)

  • Synthesis of Low Power Circuits Combining CMOS/Pass Transistor Logic  [in Japanese]

    TAKATA Kengo , JINNO Chikateru , KUROKI Nobutaka , NUMA Masahiro , TAKI Kazuo , YAMAMOTO Keisuke

    パス・トランジスタ論理は,CMOS論理と比較して少ないトランジスタ数で論理回路を実現できる場合が多いが,いかなる回路に対しても有利とは限らない.(N)OR,(N)ANDなどの単純な関数については,CMOS論理が有利となる場合が多い.そこで,論理関数の単純直交分解の結果を表す分解グラフをもとに,CMOS論理をパス・トランジスタ論理と混在させることでトランジスタ数を削減し,低消費電力化を実現する手法を …

    Transactions of Information Processing Society of Japan 42(4), 967-974, 2001-04-15

    IPSJ  References (18)

  • Cache - Conscious Field Layouts for Shared - Memory Parallel Processors  [in Japanese]

    MAEDA MASAKI , KAMADA TOMIO , TAKI KAZUO

    共有メモリ型並列計算機上でプロセッサ台数に比例した実行速度を得る際に,しばしばプログラマはキャッシュを意識したメモリ配置を行う必要がある.これは,複数のプロセッサが同じキャッシュライン上の異なったデータを参照する際に,一貫性保持の目的で,あるプロセッサによる書き込みが別のプロセッサのキャッシュの無効化を引き起こしメモリアクセス速度が低下してしまうからである.本研究は,変数アクセス情報を利用した,キ …

    情報処理学会論文誌プログラミング(PRO) 42(SIG03(PRO10)), 80-80, 2001-03-15

    IPSJ 

  • A New Differential High Speed CMOS Logic circuit Technology ASDL  [in Japanese]

    IKEMI Kenichi , TAKI Kazuo , KITAMURA Kiyoshi , OGATA Toshiro , YAGI Mikio

    2線式(差動型)ロジックを採用し, 信号の立上り遷移と立下がり遷移に要する時間を意図的に非対称とすることで高速化を図った新たな回路方式として, ASDL回路方式を提案した.ASDLの中で特にクロックレス・ダイナミック回路方式であるものをASDLと呼び, 本研究においては主にこの回路について従来CMOSと比較, 検討した.本回路は乗算器などに適用した場合に2倍程度の高速動作を目指しており, 本稿では …

    Technical report of IEICE. ICD 100(474), 35-40, 2000-11-30

    References (4)

  • A New Differential High Speed CMOS Logic circuit Technology ASDL  [in Japanese]

    IKEMI Kenichi , TAKI Kazuo , KITAMURA Kiyoshi , OGATA Toshiro , YAGI Mikio

    2線式(差動型)ロジックを採用し, 信号の立上り遷移と立下がり遷移に要する時間を意図的に非対称とすることで高速化を図った新たな回路方式として, ASDL回路方式を提案した.ASDLの中で特にクロックレス・ダイナミック回路方式であるものをASDLと呼び, 本研究においては主にこの回路について従来CMOSと比較, 検討した.本回路は乗算器などに適用した場合に2倍程度の高速動作を目指しており, 本稿では …

    Technical report of IEICE. FTS 100(475), 35-40, 2000-11-30

  • A New Differential High Speed CMOS Logic circuit Technology ASDL  [in Japanese]

    IKEMI Kenichi , TAKI Kazuo , KITAMURA Kiyoshi , OGATA Toshiro , YAGI Mikio

    2線式(差動型)ロジックを採用し、信号の立上り遷移と立下がり遷移に要する時間を意図的に非対称とすることで高速化を図った新たな回路方式として, ASDL回路方式を提案した.ASDLの中で特にクロックレス・ダイナミック回路方式であるものをASDDLと呼び, 本研究においては主にこの回路について従来CMOSと比較, 検討した.本回路は乗算器などに適用した場合に2倍程度の高速動作を目指しており, 本稿では …

    Technical report of IEICE. VLD 100(473), 35-40, 2000-11-23

    References (4) Cited by (6)

  • Low Power Consumption CMOS Digital Matched Filter : An Application Example of the Plastic Hard Macro^<TM> Technology  [in Japanese]

    TAKI Kazuo , KITAMURA Kiyoshi , MURATA Yutaka

    ディジタルマッチトフィルタ(DMF)は, 携帯電話をはじめとするスペクトル拡散通信のためのキーデバイスであるが, 消費電力の大きいことが問題であった.本稿では, タップ数の多い軟判定ディジタルマッチトフィルタを低消費電力のCMOS LSI として実現する設計手法を示し, 0.18μmプロセスにてレイアウト設計まで行い, パラメータ抽出後シミュレーション評価した。PNコードシフトのアーキテクチャ, …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 96, 1-8, 2000-05-11

    References (10)

  • Low Power Consumption CMOS Digital Matched Filter : An Application Example of the Plastic Hard Macro^<TM> Technology  [in Japanese]

    TAKI Kazuo , KITAMURA Kiyoshi , MURATA Yutaka

    ディジタルマッチトフィルタ(DMF)は, 携帯電話をはじめとするスペクトル拡散通信のためのキーデバイスであるが, 消費電力の大きいことが問題であった.本稿では, タップ数の多い軟判定ディジタルマッチトフィルタを低消費電力のCMOS LSIとして実現する設計手法を示し, 0.18μmプロセスにてレイアウト設計まで行い, パラメータ抽出後シミュレーション評価した.PNコードシフトのアーキテクチャ, 低 …

    Technical report of IEICE. VLD 100(35), 1-8, 2000-05-04

    References (10) Cited by (1)

  • Pass-transistor Logic with Low Threshold Voltage NMOS  [in Japanese]

    LEE Bu-yeol , TAKI Kazuo

    低消費電力特性に優れたパストランジスタ論理SPLに対して低閾値NMOSを適用し,低電源電圧下での動作を目的としたATSPL,高速動作を目的としたMTSPLを提案する.ATSPLは,SPLにおけるパストランジスタ部分と出力インバータのNMOS部分に低閾値NMOSを適用したもの,MTSPLはSPLのパストランジスタ部分にのみ低閾値NMOSを適用したものである.提案したATSPL,MTSPLの評価を32 …

    Transactions of Information Processing Society of Japan 41(4), 908-914, 2000-04-15

    IPSJ  References (7)

  • Portable Implementation of Debuggers for Fine - grain Multithreading Systems  [in Japanese]

    ONISHI YUJI , KAMADA TOMIO , TAKI KAZUO

    紬粒度スレッド機構は,高コストなプロセス生成や切替えを極力抑えるもので,多くの並列言語に実装されている.また,これらの並列言語の多くは高い移植性を獲得するため,既存の言語を介した2段組のコンパイル構成を採用している.本研究の目的は,細粒度スレッド機構を備えた並列言語に移植性の高いデバッガを提供することである.このようなデバッガを実現するには,各処理系の細粒度スレッド機構に対応したスレッド管理部をポ …

    情報処理学会論文誌プログラミング(PRO) 41(SIG02(PRO6)), 78-88, 2000-03-15

    IPSJ  References (11)

  • A 3D-CG Transmitting Method over Network for Virtual Space  [in Japanese]

    NAMIHARA Kazuhiro , YOSHIKAWA Kazuhiro , MASA Kentaro , TAKI Kazuo

    ネットワーク技術の発展により仮想世界と呼ばれる現実世界の模倣をネットワークにより相互接続された計算機上に仮想的に作り上げるアプリケーションが作られている. 本稿では, サーバー・クライアント形態をとりクライアントが多数同時参加する仮想世界アプリケーションを対象とした, 三次元CGデータをネットワーク上に効率良く配信する手法を提案する. このようなアプリケーションではサーバーからクライアントに向けて …

    IEICE technical report. Computer systems 99(251), 103-110, 1999-08-04

    References (4)

  • 1 / 4
Page Top