森江 隆 MORIE Takashi

ID:1000020294530

九州工業大学大学院生命体工学研究科 Graduate School of Life Science and Systems Engineering, Kyushu Institute of Technology (2015年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-20 of 183

  • A-4-15 A Pixel-Parallel State-Propagation Algorithm with Self-Update of Propagation Direction for Subjective Contour Generation  [in Japanese]

    Sou Hiroki , Morie Takashi

    Proceedings of the IEICE Engineering Sciences Society/NOLTA Society Conference 2015年_基礎・境界, 74, 2015-08-25

  • A-2-16 Evaluation of a Device-mismatch Compensation Circuit for Large-Scale Coupled Nonlinear Dynamical Systems  [in Japanese]

    Uenohara Seiji , Morie Takashi , Tamukoh Hakaru , Aihara Kazuyuki

    Proceedings of the IEICE Engineering Sciences Society/NOLTA Society Conference 2015年_基礎・境界, 41, 2015-08-25

  • A-2-15 A CMOS Circuit Implementation of Chaotic Boltzmann Machines  [in Japanese]

    Kato Takashi , Uenohara Seiji , Suzuki Hideyuki , Tamukoh Hakaru , Morie Takashi

    Proceedings of the IEICE Engineering Sciences Society/NOLTA Society Conference 2015年_基礎・境界, 40, 2015-08-25

  • Digital Hardware Implementation of Pulse-Coupled Phase Oscillator Networks and Its Application  [in Japanese]

    TAMUKOH Hakaru , SUEDOMI Yasuhiro , MATSUZAKA Kenji , TANAKA Michio , MORIE Takashi

    本稿では,パルス結合位相振動子ネットワークのディジタル回路実装と,その領域ベース結合Markov random field (MRF)モデルへの応用を提案する.提案回路は,パラメタ化されたVerilog-HDLにより記述され,ネットワークサイズ,結合方法,振動子内部関数の形状,演算精度などをパラメタにより変更可能である.この機能により,専用LSI実装のための様々な大規模ネットワークのエミュレーショ …

    IEICE technical report. Neurocomputing 114(437), 15-20, 2015-01-29

  • A chaotic spiking oscillator circuit that acts as a filter of spike trains  [in Japanese]

    YAMAGUCHI Masatoshi , UENOHARA Seiji , MORIE Takashi

    スパイク列のフィルタとして動作するスパイキングカオス振動子モデルを実行するCMOS回路を提案する.このモデルは一定角周波数で振動する位相振動子で,所定の位相になったタイミングでスパイクパルスを出力するとともに,スパイク入力のタイミングで位相状態を所定の非線形関数にしたがって変換する.このモデルは,入力スパイクの周波数が分岐パラメータになっており,これを変えることでスパイク列を出力しない場合も含め, …

    IEICE technical report. Nonlinear problems 114(414), 77-82, 2015-01-26

  • A Method of Human Detection Employing Co-occurrence Information on Multiple-HOG Feature and Color Feature  [in Japanese]

    NAKASHIMA Yuuki , TAN Joo Kooi , KIM Hyoungseop , MORIE Takashi , ISHIKAWA Seiji

    近年注目されている技術分野としてITS(Intelligent Transport System)がある.特に画像から自動で人物や人を検出する技術は多くの研究者によって研究,開発されている.Dalalらによって提案されたHOG特徴量は多くの研究者が改良手法を提案しており,人検出手法において注目されている特徴量である.しかし,いずれの提案法も検出率と処理速度は十分とはいえない.本論文では,人(直立, …

    Journal of Biomedical Fuzzy Systems Association 16(1), 67-74, 2014

    IR  J-STAGE 

  • Development of a Spiking Neural Network System Consisting of a Dedicated Analog LSI Chip Controlled by an FPGA  [in Japanese]

    MAEDA Michitaka , MALDONADO H. Frank , MATSUO Takayuki , TANAKA Hideki , LIANG Haichao , MATSUZAKA Kenji , MORIE Takashi , AIHARA Kazuyuki

    近年,スパイク発火タイミンクでアナログ情報を表現するスパイキングニューロンモデルが注目されている.我々はこれまで, STDP(Spike-Timing Dependent synaptic Plasticity)機能を有する積分発火型スパイキングニューロンモデルのCMOSアナロク回路を提案し,チップの設計および試作を行い,試作LSIの測定により, STDPを用いた学習と連想記憶処理の動作検証およひ …

    IEICE technical report. Neurocomputing 112(390), 181-186, 2013-01-24

  • A CMOS Pulse-coupled Phase Oscillator Circuit for Spike-based Nonlinear Computation  [in Japanese]

    TOHARA Takashi , MATSUZAKA Kenli , NISHI Hiromi , MORIE Takashi

    スパイクベース演算のためのパルス結合位相振動子CMOS回路を試作し,同期現象を確認した.位相振動子モデルをCMOS回路で構成する場合,位相変数を表現するために,キャパシタを一定電流て充電していき, 2πに相当する電圧値に達したときに0に相当する電圧値にリセットする機構とした.また,このリセットタイミングで,結合している他の振動子ヘスパイクパルスを出力するように設計した.各振動子回路は結合している他 …

    IEICE technical report. Neurocomputing 112(390), 137-142, 2013-01-24

  • Design of a Threshold-coupled CMOS Chaos Circuit Using Voltage/Current Waveform Sampling  [in Japanese]

    UENOHARA Seiji , ATUTI Daisuke , MATSUZAKA Kenji , MORIE Takashi , AIHARA Kazuyuki

    本研究では, CMOS集積回路による大規模結合非線形ダイナミカルシステム実現のために,素子ばらつきに頑健なしきい値結合アレイ回路を提案する.我々はすでに,任意の非線形ダイナミカルシステムの実現法として,外部から与えられる非線形電圧波形をパルス幅/位相変調(PWM/PPM)信号によりキャパシタにサンプリングし,任意の非線形変換を行う電圧サンプリング方式回路と,同じく非線形電流波形をPPM信号でキャパ …

    IEICE technical report. Neurocomputing 112(390), 105-110, 2013-01-24

  • Development of a Spiking Neural Network System Consisting of a Dedicated Analog LSI Chip Controlled by an FPGA  [in Japanese]

    MAEDA Michitaka , MALDONADO H. Frank , MATSUO Takayuki , TANAKA Hideki , LIANG Haichao , MATSUZAKA Kenji , MORIE Takashi , AIHARA Kazuyuki

    近年,スパイク発火タイミンクでアナログ情報を表現するスパイキングニューロンモデルが注目されている.我々はこれまで, STDP(Spike-Timing Dependent synaptic Plasticity)機能を有する積分発火型スパイキングニューロンモデルのCMOSアナロク回路を提案し,チップの設計および試作を行い,試作LSIの測定により, STDPを用いた学習と連想記憶処理の動作検証およひ …

    IEICE technical report. Nonlinear problems 112(389), 181-186, 2013-01-24

  • A CMOS Pulse-coupled Phase Oscillator Circuit for Spike-based Nonlinear Computation  [in Japanese]

    TOHARA Takashi , MATSUZAKA Kenli , NISHI Hiromi , MORIE Takashi

    スパイクベース演算のためのパルス結合位相振動子CMOS回路を試作し,同期現象を確認した.位相振動子モデルをCMOS回路で構成する場合,位相変数を表現するために,キャパシタを一定電流て充電していき, 2πに相当する電圧値に達したときに0に相当する電圧値にリセットする機構とした.また,このリセットタイミングで,結合している他の振動子ヘスパイクパルスを出力するように設計した.各振動子回路は結合している他 …

    IEICE technical report. Nonlinear problems 112(389), 137-142, 2013-01-24

  • Design of a Threshold-coupled CMOS Chaos Circuit Using Voltage/Current Waveform Sampling  [in Japanese]

    UENOHARA Seiji , ATUTI Daisuke , MATSUZAKA Kenji , MORIE Takashi , AIHARA Kazuyuki

    本研究では, CMOS集積回路による大規模結合非線形ダイナミカルシステム実現のために,素子ばらつきに頑健なしきい値結合アレイ回路を提案する.我々はすでに,任意の非線形ダイナミカルシステムの実現法として,外部から与えられる非線形電圧波形をパルス幅/位相変調(PWM/PPM)信号によりキャパシタにサンプリングし,任意の非線形変換を行う電圧サンプリング方式回路と,同じく非線形電流波形をPPM信号でキャパ …

    IEICE technical report. Nonlinear problems 112(389), 105-110, 2013-01-24

  • Spike-based computation based on pulse-coupled phase oscillators toward its LSI implementation  [in Japanese]

    MATSUZAKA Kenji , TANAKA Hideki , OHKUBO Satoru , TOHARA Takashi , MORIE Takashi

    脳の情報処理様式にヒントを得た知的情報処理システムを実現するために、非同期スパイクパルスにより連続時間で非線形なダイナミクスを実行する、時間領域アナログ演算方式を研究している。本報告では、周期的にスパイク発火する神経細胞の縮約モデルとして知られているパルス結合位相振動子系に基づいたスパイクベース演算方式を提案する。位相応答関数として3値関数を用いた結合振動子系のCMOS集積回路実現結果を示すととも …

    IEICE technical report. Neurocomputing 112(227), 127-132, 2012-09-27

    References (17)

  • 画像処理による道路状態・歩行者の認識 (特集 自動車と光学技術)  [in Japanese]

    森江 隆 , 石川 聖二 , 松岡 悟

    光技術コンタクト 50(6), 20-24, 2012-06

  • Demonstration of the STDP function in a ferroelectric-gate field-effect transistor-based synaptic device  [in Japanese]

    NISHITANI Yu , KANEKO Yukihiro , UEDA Michihito , MORIE Takashi , FUJII Eji

    3端子不揮発アナログメモリとしての強誘電体ゲートトランジスタ(Ferroelectric-gate field-effect transistor : FeFET)を用いたシナプス素子のスパイクタイミング依存シナプス可塑性(Spike-timing-dependent synaptic plasticity : STDP)について報告する.われわれが作製したFeFETは,ゲート電圧によって強誘電体 …

    IEICE technical report. Neurocomputing 111(483), 203-207, 2012-03-07

    References (13)

  • D-12-3 An Object Rotation-angle Estimation Algorithm Using Gabor Filter for Template Matching  [in Japanese]

    Yanagimoto Ikumi , Liang Haichao , Yamaguchi Yuichiro , Morie Takashi

    Proceedings of the IEICE General Conference 2012年_情報・システム(2), 97, 2012-03-06

  • A Spiking Neuron Device Consisting of Nanodisk Array Structures and CMOS Circuits  [in Japanese]

    LIANG Haichao , MORIE Takashi , SUN Yilai , IGARASHI Makoto , SAMUKAWA Seiji

    CMOS回路と自己組織化製造プロセスによるナノディスクアレイ構造を組み合わせた積分発火型スパイキングニューロンデバイスを提案する.全結合型のネットワークでは,シナプス数がニューロン数の2乗に比例するため,その集積回路実装ではシナプス部の回路占有面積と消費電力がチップの性能に直結する.そこで,我々はニューロン部をCMOS回路で実現し,シナプス部を微細化が可能な自己組織化ナノ構造で実現するデバイス構成 …

    IEICE technical report. Neurocomputing 111(241), 125-129, 2011-10-12

    References (9)

  • Intelligent Image Recognition Technology and Brain-like LSI Implementation  [in Japanese]

    MORIE Takashi , ISHIKAWA Seiji

    車載用及びロボット視覚用の知的画像認識で必要となるHOG,SIFTなどの基本アルゴリズムを紹介するとともに,筆者らが開発した画像認識手法を紹介する.現在の画像処理はより並列的・階層的になり,脳での視覚処理モデルに近づいているともいえるが,人の高い知覚機能に近づくには更なるブレークスルーが必要である.そのために,脳型画像処理技術とそれを実現する集積回路及びナノ構造の利用を含めた脳型デバイス開発の必要 …

    The Journal of the Institute of Electronics, Information and Communication Engineers 94(6), 459-463, 2011-06-01

    IR  References (14) Cited by (2)

  • A Region-based Coupled MRF Model for Coarse Image Region Segmentation toward its VLSI Implementation  [in Japanese]

    LIANG Haichao , KAWASHIMA Yusuke , MATSUZAKA Kenji , NAKADA Kazuki , OKADA Masato , MORIE Takashi

    Coupled Markov random field (MRF) models have been proposed so far for visual image processing. These are classified into boundary- and region-based models, where hidden variables that determine the i …

    IEEJ Transactions on Electronics, Information and Systems 131(3), 567-575, 2011-03-01

    J-STAGE  References (22) Cited by (1)

  • An Algorithm Generating Subjective Contours with Curvature for Pixel-Parallel Hardware Architecture  [in Japanese]

    YAMAGUCHI Yuichiro , MORIE Takashi

    イメージセンサで獲得した自然画像では,照明条件やコントラストの関係で輪郭エッジ情報が欠落する場合が多い.しかし人間は,このような場合でも輪郭を補完して認識を行なっていると考えられており,これは主観的輪郭と呼ばれている.我々はこの主観的輪郭生成のための,ハードウェア化に適したセルオートマトン型伝搬アルゴリズムを既に提案している.しかし,これは直線的な主観的輪郭生成のみに適用できるものであった.本報告 …

    IEICE technical report 110(461), 65-70, 2011-02-28

    References (8)

Page Top