小出 哲士 KOIDE Tetsushi

ID:1000030243596

広島大学大学院先端物質科学研究科半導体集積科学専攻:広島大学ナノデバイス・バイオ融合科学研究所 Department of Semiconductor Electronics & Integration Science, Graduate School of Advanced Sciences of Matter, Hiroshima University:Research Institute for Nanodevice and Bio Systems, Hiroshima University (2011年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-20 of 181

  • Path Encoding Method for High Speed Frequency-Mapping Associative Memory  [in Japanese]

    SASAKI Seiryu , YASUDA Masahiro , KAWABATA Akio , KOIDE Tetsushi , MATTAUSCH Hans Jugen

    複数の参照データの中から入力データを検出する連想メモリはパターン認識などに適用可能な機能メモリである.本研究では,距離を周波数領域に変換し遅延時間の差を検出することでスケーラブルかつ高信頼な周波数マッピング連想メモリを開発する.提案する周波数マッピング連想メモリは距離一周波数変換回路にリングオシレータを用いることでトランジスタのばらつきの影響を低減し,後段の分周器により,信頼性の向上を実現している …

    IEICE technical report 111(40), 13-18, 2011-05-11

    References (3)

  • Efficient Ternary Multiple Search-Operation Architecture based on Flexible Multi-Ported Content Addressable Memory and its Application  [in Japanese]

    KUMAKI Takeshi , IMAI Yuta , KOIDE Tetsushi , MATTAUSCH Hans Jurgen

    本稿では,高速,かつ柔軟な並列3値検索処理を実現する新しいメモリアーキテクチャである,3値多ポート連想メモリ(Ternary Flexible Multi-ported Content Addressable Memory:TFMCAM)を提案する.3値多ポート連想メモリは,検索方法にBPBP(Bit Parallel Block Parallel)方式,参照データの格納にはカテゴリ分類を施す方式 …

    IEICE technical report 109(200), 97-102, 2009-09-17

    References (14)

  • Associative-Memory-Based LSI Architecture with Automatic Learning Functionality and Application to Handwritten-Character Recognition  [in Japanese]

    IMAFUKU Wataru , ANSARI Tania , KAWABATA Akio , MATTAUSCH Hans Jurgen , KOIDE Tetsushi

    本研究では,保存された参照データの中から最も類似するデータを検索する連想メモリアーキテクチャを手書き文字の学習と認識に適用する.提案する連想メモリはディジタル・アナログ混載全並列型最類似一致検索回路を用い,高速・低消費電力・小面積を達成している.また,新規参照データを認識するために,人間の脳の機能を模倣する短期・長期メモリの概念に基づいた学習機能を追加した.更に,認識率を向上させるために,それぞれ …

    IEICE technical report 109(200), 91-96, 2009-09-17

    References (6)

  • Image Segmentation Algorithm with Parameter Self-Adjustment Considering the Image Characteristic  [in Japanese]

    KIMURA Ryosuke , SUGAHARA Tatsuya , RENGE Tomoya , KOIDE Tetsushi , MATTAUSCH Hans Jurgen

    本研究では,HSV色空間を用いた領域成長型画像分割アルゴリズムにおけるパラメータ自動調整法を提案する.同アルゴリズムは,入力画像の隣接画素間の画素値差を,類似度である結合重みにエンコードし,その大きさを用いて画像分割を行う.従来,アルゴリズムで用いるパラメータは固定にしていたが,画像によってはそれが原因で分割失敗することがあった.そこで,ヒストグラムを用いて入力画像の特徴を考慮することにより,最適 …

    IEICE technical report 109(200), 77-82, 2009-09-17

    References (9)

  • Analysis of Process Variations by using Ring Oscillator  [in Japanese]

    KAYA Akihiro , JOHGUCHI Koh , MATTAUSCH Hans Jurgen , KOIDE Tetsushi

    CMOS LSIの小型化,高速化はトランジスタの微細化によりなされてきた.しかし近年、微細化に伴い,素子特性のばらつきが大きな問題となっている.素子特性がばちつくと,回路性能がばらつき,歩留まりが低下する.このため,製造した回路が期待通りに動作するための設計手法を確立するため,ウェハ内ばらつきとダイ内ばらつきを正確に見積もることが必要となっている.そこで本研究では,リングオシレータの設計を90nm …

    IEICE technical report 109(200), 71-76, 2009-09-17

    References (9)

  • Massive-Parallel Memory-Embedded SIMD Processor Architecture  [in Japanese]

    KOIDE Tetsushi , KUMAKI Takeshi , MATTAUSCH Hans Jurgen

    マルチメディア環境の発展により,モバイル機器搭載用LSIには,ユーザニーズを満たすための高速処理,仕様の変化に柔軟に対応できるプログラマブル性,及び実装に適した高速性,小面積,低消費電力が求められている.一般に,マルチメディアアプリケーションは繰り返し演算処理とテーブルルックアップ処理から構成されるが,従来DSP等のLSIアーキテクチャはこれらの両方の処理を効率よく処理することが困難であった.本研 …

    IEICE technical report 109(200), 59-64, 2009-09-17

    References (15)

  • Efficient Ternary Multiple Search-Operation Architecture based on Flexible Multi-Ported Content Addressable Memory and its Application  [in Japanese]

    KUMAKI Takeshi , IMAI Yuta , KOIDE Tetsushi , MATTAUSCH Hans Jurgen

    本稿では,高速,かつ柔軟な並列3値検索処理を実現する新しいメモリアーキテクチャである,3値多ポート連想メモリ(Ternary Flexible Multi-ported Content Addressable Memory:TFMCAM)を提案する.3値多ポート連想メモリは,検索方法にBPBP(Bit Parallel Block Parallel)方式,参照データの格納にはカテゴリ分類を施す方式 …

    IEICE technical report 109(199), 97-102, 2009-09-17

    References (14)

  • Associative-Memory-Based LSI Architecture with Automatic Learning Functionality and Application to Handwritten-Character Recognition  [in Japanese]

    IMAFUKU Wataru , ANSARI Tania , KAWABATA Akio , MATTAUSCH Hans Jurgen , KOIDE Tetsushi

    本研究では,保存された参照データの中から最も類似するデータを検索する連想メモリアーキテクチャを手書き文字の学習と認識に適用する.提案する連想メモリはディジタル・アナログ混載全並列型最類似一致検索回路を用い,高速・低消費電力・小面積を達成している.また,新規参照データを認識するために,人間の脳の機能を模倣する短期・長期メモリの概念に基づいた学習機能を追加した.更に,認識率を向上させるために,それぞれ …

    IEICE technical report 109(199), 91-96, 2009-09-17

    References (6)

  • Image Segmentation Algorithm with Parameter Self-Adjustment Considering the Image Characteristic  [in Japanese]

    KIMURA Ryosuke , SUGAHARA Tatsuya , RENGE Tomoya , KOIDE Tetsushi , MATTAUSCH Hans Jurgen

    本研究では,HSV色空間を用いた領域成長型画像分割アルゴリズムにおけるパラメータ自動調整法を提案する.同アルゴリズムは,入力画像の隣接画素間の画素値差を,類似度である結合重みにエンコードし,その大きさを用いて画像分割を行う.従来,アルゴリズムで用いるパラメータは固定にしていたが,画像によってはそれが原因で分割失敗することがあった.そこで,ヒストグラムを用いて入力画像の特徴を考慮することにより,最適 …

    IEICE technical report 109(199), 77-82, 2009-09-17

    References (9)

  • Analysis of Process Variations by using Ring Oscillator  [in Japanese]

    KAYA Akihiro , JOHGUCHI Koh , MATTAUSCH Hans Jurgen , KOIDE Tetsushi

    CMOS LSIの小型化,高速化はトランジスタの微細化によりなされてきた.しかし近年、微細化に伴い,素子特性のばらつきが大きな問題となっている.素子特性がばちつくと,回路性能がばらつき,歩留まりが低下する.このため,製造した回路が期待通りに動作するための設計手法を確立するため,ウェハ内ばらつきとダイ内ばらつきを正確に見積もることが必要となっている.そこで本研究では,リングオシレータの設計を90nm …

    IEICE technical report 109(199), 71-76, 2009-09-17

    References (9)

  • Massive-Parallel Memory-Embedded SIMD Processor Architecture  [in Japanese]

    KOIDE Tetsushi , KUMAKI Takeshi , MATTAUSCH Hans Jurgen

    マルチメディア環境の発展により,モバイル機器搭載用LSIには,ユーザニーズを満たすための高速処理,仕様の変化に柔軟に対応できるプログラマブル性,及び実装に適した高速性,小面積,低消費電力が求められている.一般に,マルチメディアアプリケーションは繰り返し演算処理とテーブルルックアップ処理から構成されるが,従来DSP等のLSIアーキテクチャはこれらの両方の処理を効率よく処理することが困難であった.本研 …

    IEICE technical report 109(199), 59-64, 2009-09-17

    References (15)

  • Development of indwelling health monitoring system in the oral cavity  [in Japanese]

    MURAKAMI Yuji , ISHIKAWA Tomohiro , YOSHIDA Takeshi , KOIDE Tetsushi , JOHGUCHI Koh , SASAKI Nobuo , KUNIMASA Takunari , NODA Tomohide , MASUI Yoshihiro , ZHANG Yi , TAKEUCHI Tsuyoshi , TSUGA Kazuhiro

    電気学会研究会資料. BMS, バイオ・マイクロシステム研究会 = The papers of Technical Meeting on Bio Micro Systems, IEE Japan 2009(1), 25-28, 2009-02-27

    References (9)

  • C-12-27 Stability Evaluation of SRAM-cells in Small-Scale CMOS Technology  [in Japanese]

    Izumi Shinya , Johguchi Koh , Mattausen Hans Juergen , Koide Tetsushi

    Proceedings of the IEICE General Conference 2008年_エレクトロニクス(2), 117, 2008-03-05

  • C-12-20 An Efficient Implementation of Scan-Based Image Segmentation Architecture  [in Japanese]

    Awane Kazutoshi , Okazaki Keita , Nagaoka Naomi , Sugahara Tatsuya , Koide Tetsushi , Mattausch Hans Juergen

    Proceedings of the IEICE General Conference 2008年_エレクトロニクス(2), 110, 2008-03-05

  • C-12-30 A Parallel Face Detection on Massive-Parallel Memory-Embedded SIMD Matrix Processor MX-1 (1)  [in Japanese]

    Kumaki T. , Tagami M. , Imai Y. , Koide T. , Mattausch H. J.

    Proceedings of the Society Conference of IEICE C-12-30, 99, 2008

    Cited by (2)

  • C-12-31 A Parallel Face Detection on Massive-Parallel Memory-Embedded SIMD Matrix Processor MX-1 (2)  [in Japanese]

    Imai Y. , Kumaki T. , Tagami M. , Koide T. , Mattausch H. J.

    Proceedings of the Society Conference of IEICE C-12-31, 100, 2008

    Cited by (2)

  • C-12-32 Implementation of AES Processing on Massive-Parallel Memory-Embedded SIMD Matrix Processor MX-1  [in Japanese]

    Tagami M. , Kumaki T. , Imai Y. , Koide T. , Mattausch H.J. , Ishizaki M. , Gyohten T. , Noda H. , Okuno Y. , Arimoto K.

    Proceedings of the Society Conference of IEICE C-12-32, 101, 2008

    Cited by (2)

  • Acceleration of AES Encryption with CAM-Enhanced Massive-Parallel SIMD Matrix Processor  [in Japanese]

    ISHIZAKI Masakatsu , KUMAKI Takeshi , TAGAMI Masaharu , KOIDE Tetsushi , MATTAUSCH Hans JURGEN , GYOHTEN Takayuki , NODA Hideyuki , OKUNO Yoshihiro , ARIMOTO Kazutami

    我々はこれまでに,Content Addressable Memory (CAM)を有する超並列Single Instruction Multiple Data (SIMD)型演算プロセッサによってマルチメディアアプリケーションの効果的な処理手法を提案してきた。画像処理アルゴリズムの一つであるJPEG処理においては,従来のDSPと比較して処理にかかるクロックサイクル数を86%削減できるという結果を …

    IEICE technical report 107(276), 25-30, 2007-10-18

    References (6) Cited by (3)

  • Acceleration of Multimedia Data Processing with CAM-Enhanced Massive-Parallel SIMD Matrix Processor  [in Japanese]

    KUMAKI Takeshi , ISHIZAKI Masakatsu , TAGAMI Masaharu , KOIDE Tetsushi , MATTAUSCH Hans JURGEN , GYOHTEN Takayuki , NODA Hideyuki , KURODA Yasuto , DOSAKA Katsumi , ARIMOTO Kazutami , SAITO Kazunori

    マルチメディア環境の発展で,モバイル機器搭載LSIには,ユーザニーズを満たすための高速処理,仕様の変化に耐えうるプログラマブル性,及び実装に適した小面積,低消費電力が求められる.一般に,マルチメディアアプリケーションは繰り返し演算処理とテーブルルックアップ処理から構成されるが,従来DSP等のLSIアーキテクチャはこれらの処理を効率よく処理することが困難であった.本研究では,2,048個のPE (P …

    IEICE technical report 107(276), 19-24, 2007-10-18

    References (9) Cited by (2)

  • A 128-Kbit, 16-Port SRAM Design with Multi-Stage-Sensing Scheme in 90-nm CMOS Technology  [in Japanese]

    JOHGUCHI Koh , MUKUDA Yuya , IZUMI Shinya , MATTAUSCH Hans Jurgen , KOIDE Tetsushi

    90-nm CMOS技術で2.5mm角チップにて,8-Read/8-Whte,128Kbit SRAMを試作した.メモリセルには,Static Noise Marginの問題のないレジスタファイル型の読出し/書込み分離型2ポートSRAMセルを用いた.更に,メモリアクセスのパイプライン化と読出しアクセスパスの多段化を採用することにより,高周波数での動作を可能とし,消費電力123mW@1.2GHz,最 …

    IEICE technical report 107(194), 149-154, 2007-08-16

    References (9)

Page Top