岩田 穆 IWATA Atsushi

ID:1000030263734

エイアールテック A-R-Tec, Hiroshima Techno Plaza (2012年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-20 of 245

  • Data Transmission Systems for Neural Recording Chips  [in Japanese]

    YOSHIDA Takeshi , ONO Masahiro , ANDO Hiroshi , MURASAKA Yoshitaka , IWATA Atsushi , MATSUSHITA Kojiro , HIRATA Masayuki , SUZUKI Takafumi

    近年,重度障害者を補助し生活の質を向上させるために医療向けのブレイン・マシン・インタフェース(BMI)の研究が盛んに行われている.BMIには多数の脳信号を計測する多チャンネルニューラルレコーディングチップの実現が必要不可欠である.本論文では脳波計測に用いられる電極,通信規格,システム構成について述べる.また我々が試作したニューラルレコーディングチップとして,無線回路ブロックを搭載した神経信号センシ …

    Technical report of IEICE. ICD 111(497), 29-34, 2012-03-19

    References (9)

  • 64ch Neural Recording Chip for Human Brain-Machine Interface  [in Japanese]

    YOSHIDA Takeshi , SUEISHI Katsuya , ONO Masahiro , ANDO Hiroshi , MURASAKA Yoshitaka , IWATA Atsushi , MATSUSHITA Kojiro , HIRATA Masayuki , SUZUKI Takafumi

    重度障害者を補助し生活の質を向上させるために医療向けのブレイン・マシン・インタフェース(BMI)の研究が行われている.BMIには多数の脳信号を計測する多チャンネルニューラルレコーディングチップの実現が必要不可欠である.本研究では0.18μmCMOSプロセスを用いて試作した低雑音増幅回路と12bit逐次比較型AD変換器を搭載した64chニューラルレコーディングチップについて述べる.チップに搭載した低 …

    IEICE technical report 111(151), 25-30, 2011-07-14

    References (6)

  • A High Sensitivity Bio Photosensor for Detecting a Luciferase Bioluminescence  [in Japanese]

    KAMEDA Seiji , MORIYAMA Yusuke , NODA Kenichi , IWATA Atsushi

    計測自動制御学会論文集 = Transactions of the Society of Instrument and Control Engineers 47(1), 25-30, 2011-01-31

    References (10)

  • On-Chip Power Noise Measurements and Simulation Technologies of Digital LSIs  [in Japanese]

    NAGATA Makoto , IWATA Atsushi

    デジタルLSIにおけるダイナミック電源ノイズが,LSIの動作性能や電子機器の電磁環境性能に及ぼす影響は極めて大きい。電源ノイズの発生,チップ内のノイズ伝搬,ノイズと回路動作の干渉,について正確な知識に基づく設計上の対策が欠かせない。本稿では,LSIの電源ノイズ問題を解説するとともに,解決への道しるべとなるオンチップ・ノイズ観測技術とチップレベル・ノイズシミュレーション技術について紹介する。

    Journal of The Japan Institute of Electronics Packaging 12(7), 581-586, 2009-11-01

    J-STAGE  References (11) Cited by (3)

  • A silicon retina containing a switched-resistor network applied to a boundary-based coupled MRF model  [in Japanese]

    TOMONAGA Yukihiro , MORIMOTO Shosuke , KAMEDA Seiji , IWATA Atsushi

    生体視覚系を模倣したシリコン網膜は超並列回路構造による高速な画像処理が可能である.我々は平滑化処理と任意の画素間接続の制御が可能なスイッチトレジスタ回路網を有するシリコン網膜を開発している.本研究では本シリコン網膜を境界ベース結合MRFモデルに基づくノイズの除去に応用した.本シリコン網膜とFPGAを組み合わせたノイズ除去システムを設計・開発し,所望の動作を実験により確認した.

    IEICE technical report 109(252), 69-74, 2009-10-16

    References (13) Cited by (1)

  • Effects of Crosstalk Noise to A-D mixed System Performance and Solutions for Reducing the Effects  [in Japanese]

    IWATA Atsushi

    高精度な雑音測定とシミュレーションモデルに基づいて,クロストーク雑音がアナログ・デジタル混載システムの性能に与える影響について述べる.高精度,広帯域な雑音測定のために等価サンプルの原理に基づく雑音検出システムをラッチコンパレータによるオンチップ雑音検出器と雑音源としての論理セルアレイによる雑音源により実現した.多数のテストチップの測定により,100uV,100psの測定分解能を確認した.また,チッ …

    IEICE technical report 109(18), 39-44, 2009-04-17

    References (9)

  • C-12-71 Study of a CMOS temoerature sensor for "Swallable biosensor"  [in Japanese]

    Abe Toru , Eki Ryouji , Masui Yoshihiro , Yoshida Takeshi , Iwata Atsushi

    Proceedings of the IEICE General Conference 2009年_エレクトロニクス(2), 159, 2009-03-04

  • CT-2-1 Circuit Techniques for A-to-D Conversion  [in Japanese]

    Iwata Atsushi

    Proceedings of the IEICE General Conference 2009年_エレクトロニクス(2), "SS-22"-"SS-23", 2009-03-04

  • High sensitivity photo sensor for detecting low bioluminescence  [in Japanese]

    KAMEDA Seiji , MORIYAMA Yusuke , Noda KENICHI , IWATA Atsushi

    ルシフェリン-ルシフェラーゼの生物発光を利用して大腸菌などの細菌を検出するための高感度フォトセンサを開発した.検出対象は10^<-5>lux程度の微弱光なので検出するには高感度の受光素子を必要とする.そこで,長時間露光,受光面積拡大とノイズ除去回路によりフォトセンサの高感度化を実現した回路構成を,0.18μm CMOS Image Sensor Processを用いて設計・試作した.本 …

    ITE Technical Report 33.49(0), 23-26, 2009

    J-STAGE  References (7)

  • High-Speed Low-Power CMOS Quantizer with Digital Calibration  [in Japanese]

    HARADA Yoshie , MASUI Yoshihiro , YOSHIDA Takeshi , IWATA Atsushi

    広帯域ΔΣAD変換器に適用する、サンプリング周波数1GHz、分解能4ビットの自動補正機能付きフラッシュ型量子化器を90nm CMOSデバイスを用いて開発した。ラッチコンパレータのMOSサイズを小さくすることで、高速かつ低電力化を狙い、発生する量子化レベルの誤差に対しては容量アレイ負荷と逐次比較アルゴリズムで自動補正する回路を搭載した。テストチップ測定の結果、消費電力は1.13mW(@電源1V,クロ …

    IEICE technical report 108(253), 37-42, 2008-10-15

    References (4) Cited by (1)

  • Problems and Prospect of 3D Integration using Wireless and Optical Interconnection Technologies  [in Japanese]

    IWATA Atsushi , YOKOYAMA Shin

    集積規模拡大,性能向上のために有効な三次元集積では積層チップ間インタコネクションが重要課題である.現在,ワイヤボンディングによるチップ積層が用いられているが,シリコン貫通ビアを用いた三次元集積が開発され実用間近になっている.しかし,テスト技術,KGD,放熱などの課題が残されている.電気接続によらない方法として,光配線による三次元集積も古くから研究されおり,近年は電磁結合,静電結合,電磁波結合による …

    IEICE technical report 108(139), 89-94, 2008-07-10

    References (20)

  • Problems and Prospect of 3D Integration using Wireless and Optical Interconnection Technologies  [in Japanese]

    IWATA Atsushi , YOKOYAMA Shin

    集積規模拡大,性能向上のために有効な三次元集積では積層チップ間インタコネクションが重要課題である.現在,ワイヤボンディングによるチップ積層が用いられているが,シリコン貫通ビアを用いた三次元集積が開発され実用間近になっている.しかし,テスト技術,KGD,放熱などの課題が残されている.電気接続によらない方法として,光配線による三次元集積も古くから研究されおり,近年は電磁結合,静電結合,電磁波結合による …

    IEICE technical report 108(140), 89-94, 2008-07-10

    References (20)

  • A design of high accuracy and low power cyclic ADC using digital calibration  [in Japanese]

    IKEDA Tetsuro , IWATA Atsushi

    本稿では,デジタル補正を用いた高精度・低消費電力AD変換器を提案する.提案回路では,サイクリック型AD変換器を縦続接続することで,単位回路の動作速度を落とし,消費電力を低減させた.また,高精度化のために,スイッチトキャパシタ回路の容量ミスマッチをデジタル領域で補正するアルゴリズムを定式化し,提案回路に適用した.これらの手法を用いて,0.18μmCMOSプロセスで,分解能16ビット,2段構成のサイク …

    IEICE technical report 107(507), 1-6, 2008-03-06

  • A Design of High Accuracy and Low Power Cyclic ADC using Digital Calibration  [in Japanese]

    IKEDA Tetsuro , IWATA Atsushi

    本稿では,デジタル補正を用いた高精度・低消費電力AD変換器を提案する.提案回路では,サイクリック型AD変換器を縦続接続することで,単位回路の動作速度を落とし,消費電力を低減させた.また,高精度化のために,スイッチトキャパシタ回路の容量ミスマッチをデジタル領域で補正するアルゴリズムを定式化し,提案回路に適用した.これらの手法を用いて,0.18μm CMOSプロセスで,分解能16ビット,2段構成のサイ …

    IEICE technical report 107(510), 1-6, 2008-03-06

    References (4)

  • Learning algorithm of boosted cascade for recognizing different kind objects having similar features  [in Japanese]

    KAYA Kota , ANDO Hiroshi , IWATA Atsushi

    類似特徴と非類似特徴を利用した2種類の物体の検出はViolaとJonesが提案したHaar-Like特徴とAdaBoostアルゴリズムによる物体検出手法とLienhartが提案したツリー型カスケード構造を使うことで実行できる.しかし,2種類の物体を共に検出する共通検出部の処理時間が増加する.そこで本研究では,共通検出のための新規Haar-Like特徴の導入法とカスケード構造生成法の新条件を導入して …

    IEICE technical report 107(542), 489-494, 2008-03-05

    References (8) Cited by (1)

  • High-Speed Low-Power CMOS Quantizer with Digital Calibration  [in Japanese]

    HARADA Yoshie , MASUI Yoshihiro , YOSHIDA Takeshi , IWATA Atsushi

    広帯域ΔΣAD変換器に適用する、サンプリング周波数1GHz、分解能4ビットの自動補正機能付きフラッシュ型量子化器を90nmCMOSデバイスを用いて開発した。ラッチコンパレータのMOSサイズを小さくすることで、高速かつ低電力化を狙い、発生する量子化レベルの誤差に対しては容量アレイ負荷と逐次比較アルゴリズムで自動補正する回路を搭載した。テストチップ測定の結果、消費電力は1.13mW(@電源1V,クロッ …

    ITE Technical Report 32.45(0), 37-42, 2008

    J-STAGE  References (4)

  • Development of a Vision Chip with a Switched-Resistor Network  [in Japanese]

    MORIMOTO Shosuke , KAMEDA Seiji , IWATA Atsushi

    生体視覚系を模倣したシリコン網膜は超並列回路構造による高速な画像処理が可能である.このシリコン網膜の主要な構成要素として抵抗回路網が挙げられる.従来の抵抗素子にはMOS抵抗が用いられ,高抵抗が実現できる一方で非線形性の問題があった.本研究では,線形性の高いスイッチトレジスタを利用した回路網を提案し,その空間フィルタ特性を明らかにした.さらに,スイッチトレジスタ回路網を内蔵したシリコン網膜を設計し, …

    IEICE technical report 107(328), 1-6, 2007-11-11

    References (13) Cited by (1)

  • Wireless Interconnection Using Inductor Pair for 3D Integration  [in Japanese]

    IWATA Atsushi

    集積回路では素子の微細化による高集積化と高速化が進み,大量情報の高速な処理が可能となっているが,一層の情報処理量の向上,高機能化の要求に対応するために複数チップの積層実装及び三次元集積技術の開発が活発になっている.従来,積層チップ間にはボンディングワイヤ,貫通ビア,バンプなど有線による情報転送が用いられてきたが,高速性,製造コスト,信頼性などの課題を抱えている.本稿では,インダクタ対による無線イン …

    The Journal of the Institute of Electronics, Information and Communication Engineers 90(10), 864-870, 2007-10-01

    References (13) Cited by (3)

  • A Design of CMOS Low Noise Amplifier for a Neural Signal Sensing LSI  [in Japanese]

    EKI Ryoji , YOSHIDA Takeshi , IWATA Atsushi , YOSHIDA Masayuki , UEMATSU Kazumasa

    生体活動に制約を加えない小型の神経信号センシングLSIの実現は、生体活動と神経活動の関係を正確に把握するため、生体工学および生物学の分野で要望されている。神経信号センシングLSIにおける増幅回路の設計を行った。Auto-zero技術と差分増幅の技術を融合することで、回路内部で発生するDCオフセット電圧と低周波雑音を低減し、入力信号の変化分を増幅する回路を設計した。入力信号の変化分を扱うことによって …

    IEICE technical report 107(163), 23-28, 2007-07-19

    References (6)

  • On-Die Supply Voltage Noise Sensor with Real Time Sampling Mode for Low Power Processor Applications  [in Japanese]

    SATO Tomio , INOUE Atsuki , SHIOTA Tetsuyoshi , INOUE Tomoko , KAWABE Yukihito , HASHIMOTO Tetsutarou , IMAMURA Toshifumi , MURASAKA Yoshitaka , NAGATA Makoto , IWATA Atsushi

    オンダイの電源ノイズセンサーを開発した。電源変動のヒストグラム情報を取得し、この情報から「ノイズピーク検出窓」を定義する。この窓を使うことで、プロセッサ等の動作を邪魔することなく、リアルタイムにノイズピークを観測できる。ノイズピーク検出窓を使うことで不必要なデータを破棄しデータ量を少なくすることが可能となり、400kbpsの低コスト通信インターフェースを使ったとしても、毎秒100回程度の動作モード …

    IEICE technical report 107(163), 17-22, 2007-07-19

    References (5)

Page Top