山口 佳樹 YAMAGUCHI Yoshiki

ID:1000030373377

筑波大学大学院システム情報工学研究科 (2015年 CiNii収録論文より)

Search authors sharing the same name

Articles:  21-40 of 57

  • 2 / 3
  • A translational system using dynamic reconfigurable processor  [in Japanese]

    KINOSHITA Kei , TAKANO Daisuke , OKAMURA Tomoyuki , YAO Tetsuhiko , YAMAGUCHI Yoshiki

    近年,監視・車載・携帯・航空宇宙産業など用途を問わず,広視野角でかつ高精細な動画像を撮影する要求が高まっている.これらで利用されるシステムでは,充電池や発電ユニットなどの制約から消費電力を抑えつつも複雑かつ高度な演算をビデオレートでリアルタイムに処理することが求められる.また使用環境によっては,ユーザが要求する画像処理に加えて,圧縮処理やダウンサンプリングなど表示やネットワーク配信を意識した処理が …

    IEICE technical report 110(32), 93-98, 2010-05-06

    References (19)

  • Experimental Evaluation of the Segmental-Transmission-Line : Its Application to the Branch Traces on PCBs  [in Japanese]

    NAKAYAMA Hiroshi , YAMAGUCHI Yoshiki , AIBE Noriyuki , SHIMAUCHI Yuki , YOSHIHARA Ikuo , YASUNAGA Moritoshi

    電気学会研究会資料. ECT, 電子回路研究会 2010(16), 41-46, 2010-01-21

    References (10)

  • Evaluation of Waveform-Improvement performance on the Segmental Transmission Line  [in Japanese]

    SHIMAUCHI Yuki , NAKAYAMA Hiroshi , YAMAGUCHI Yoshiki , AIBE Noriyuki , YOSHIHARA Ikuo , YASUNAGA Moritoshi

    CPUなどVLSIの動作周波数向上に伴い,コンピュータシステム全体における動作周波数も向上している.そのため,コンピュータ内部の伝送線上ではノイズが発生し,従来の手法ではシグナルインテグリティを保つことが難しくなってきている.このような問題へ対する新しい手法として,我々の研究室では"セグメント分割伝送線"という手法を提案しており,これまでにシミュレーション実験及び試作基板による実証実験においてその …

    IEICE technical report 109(318), 63-68, 2009-11-25

    References (8) Cited by (1)

  • Evaluation of Waveform-Improvement performance on the Segmental Transmission Line  [in Japanese]

    SHIMAUCHI Yuki , NAKAYAMA Hiroshi , YAMAGUCHI Yoshiki , AIBE Noriyuki , YOSHIHARA Ikuo , YASUNAGA Moritoshi

    CPUなどVLSIの動作周波数向上に伴い,コンピュータシステム全体における動作周波数も向上している.そのため,コンピュータ内部の伝送線上ではノイズが発生し,従来の手法ではシグナルインテグリティを保つことが難しくなってきている.このような問題へ対する新しい手法として,我々の研究室では"セグメント分割伝送線"という手法を提案しており,これまでにシミュレーション実験及び試作基板による実証実験においてその …

    IEICE technical report 109(317), 63-68, 2009-11-25

    References (8)

  • Evaluation of a High-speed Classification System using Dynamic and Partial Reconfiguration  [in Japanese]

    KAWAI Hiroyuki , YAMAGUCHI Yoshiki , YASUNAGA Moritoshi

    本論文では、既に提案されているDDI(Direct Data Implementation)を拡張し,新たにDynamic DDIという手法を提案する.DDIとはパターンデータを直接回路化し,それをFPGAなどの再構成可能ハードウェアに実装する手法である.Dynamic DDIの特徴は動的部分再構成が可能となること,そしてFPGAのみで構成されるオンチップシステムを構築することが可能であるというこ …

    IEICE technical report 109(26), 73-78, 2009-05-07

    References (11) Cited by (1)

  • Improved Signal Integrity for Transmitting Random Signal Using the Segmental Transmission Line  [in Japanese]

    SHIMAUCHI Yuki , NAKAYAMA Hiroshi , YASUNAGA Moritoshi , YAMAGUCHI Yoshiki , YOSHIHARA Ikuo

    全国大会講演論文集 第71回(アーキテクチャ), 189-190, 2009-03-10

    IPSJ  References (6)

  • An Adaptive Pattern Recognition hardware with On-chip Dynamic and Partial Reconfiguration

    KAWAI H. , YAMAGUCHI Y. , YASUNAGA M. , GLETTE K. , TORESSEN J.

    本稿では,動的部分再構成を利用したパターン認識システムをFPGA (Field Programmable Gate Array)を用いて構築する.このシステムの特徴は認識処理を1クロックで行うことができる高速性,そして部分再構成を用いることによって回路を書き換え,常に最適な認識性能を保つことができる適応性である.部分再構成は動的に行われるため,再構成中もシステム全体の動作が止まることはない.また, …

    IEICE technical report 108(300), 63-68, 2008-11-10

    References (7) Cited by (5)

  • A study of a fault-tolerant system using TFT method  [in Japanese]

    KANAMARU Atsuhiro , KAWAI Hiroyuki , YAMAGUCHI Yoshiki , YASUNAGA Moritoshi

    近年,書き換え可能ハードウェアであるFPGA (Field Programmable Gate Array)の部分回路再構成機能が拡充されたことで,この機能を応用した様々な技術(画像処理,暗号処理,低消費電力など)が提案されている.しかし,回路構造および配置を事前に決定できかつ設計された回路が高い規則性を持つ上記のような場合とは異なり,耐故障性能向上を目的とした場合は故障個所の特定を事前に行えない …

    IEICE technical report 108(220), 81-86, 2008-09-18

    References (9) Cited by (4)

  • How fast is an FPGA in image processing?

    SAEGUSA Takashi , MARUYAMA Tsutomu , YAMAGUCHI Yoshiki

    In image processing, FPGAs have shown very high performance in spite of their slow operational frequency. The main reasons for the high performance are (1) high parallelism in the applications in imag …

    IEICE technical report 108(48), 83-88, 2008-05-22

    References (8)

  • A Study of a Fault-Tolerant System using Partial Reconfiguration  [in Japanese]

    KANAMARU Atsuhiro , KAWAI Hiroyuki , YAMAGUCHI Yoshiki , YASUNAGA Moritoshi

    集積回路の誤動作・故障は,集積回路部品の交換が困難な宇宙空間や高高度におけるシステムの長期運用において,極めて重要な問題である.この解決として,従来モジュールの多重化が用いられていたが,回路再構成機能を持つLSIの利用に注目が集まっている.またこれに加えて,リアルタイム処理が要求されるシステムでは,回路の損傷部のみ書き換える部分回路再構成の利用が望ましい.しかし,部分再構成は,回路設計における制限 …

    IEICE technical report 108(48), 1-6, 2008-05-22

    References (10)

  • Design of a Single-chip Wireless Reconfigurable FPGA  [in Japanese]

    GOTO Masahiko , YASUNAGA Moritoshi , SYOUNO Kazuhiro , YAMAGUCHI Yoshiki

    全国大会講演論文集 第70回(アーキテクチャ), 175-176, 2008-03-13

    IPSJ  References (7)

  • Implementation of Lattice Gas Cellular Automata simulator with Cell B.E. cluster  [in Japanese]

    ARAI Yusuke , SAWAI Ryo , YAMAGUCHI Yoshiki , MARUYAMA Tsutomu , YASUNAGA Moritoshi

    全国大会講演論文集 第70回(アーキテクチャ), 19-20, 2008-03-13

    IPSJ  References (4)

  • Experimental Verification of Improved Signal Integrity Using the Segmental Transmission Line  [in Japanese]

    NAKAYAMA Hiroshi , YASUNAGA Moritoshi , YAMAGUCHI Yoshiki , YOSHIHARA Ikuo , KOIZUMI Naoki , 林 和哉

    全国大会講演論文集 第70回(アーキテクチャ), 9-10, 2008-03-13

    IPSJ  References (4) Cited by (2)

  • A Proposal of Fault-Tolerant Architecture with Partial Reconfiguration  [in Japanese]

    KANAMARU Atsuhiro , KAWAI Hiroyuki , YAMAGUCHI Yoshiki , YASUNAGA Moritoshi

    全国大会講演論文集 第70回(アーキテクチャ), 7-8, 2008-03-13

    IPSJ  References (3)

  • Multiple Sequence Alignment Based on Dynamic Programming Using FPGA

    MASUNO Shingo , MARUYAMA Tsutomu , YAMAGUCHI Yoshiki , KONAGAYA Akihiko

    Multiple sequence alignment problems in computational biology have been focused recently because of the rapid growth of sequence databases. By computing alignment, we can understand similarity among t …

    Transaction on Information and Systems, D 90(12), 1939-1946, 2007-12-01

    References (24) Cited by (1)

  • Improvement in large size fluid dynamics simulation with CBE^<TM>  [in Japanese]

    ARAI YUSUKE , SAWAI RYO , YAMAGUCHI YOSHIKI , MARUYAMA TSUTOMU , YASUNAGA MORITOSHI

    Cell Broadband Engine (CBE)は,マルチメディアデータの高速でリアルタイムな処理を目的として開発されたプロセッサである.CBEは,汎用プロセッサコアであるPowerPC Processor Element(PPE)と,高速演算に特化したSynergistic Processor Element(SPE)の2種類のプロセッサコアを持つ,非対称マルチコアプロセッサである.CBE …

    IPSJ SIG Notes 172, 7-12, 2007-03-01

    References (8)

  • Improvement in large size fluid dynamics simulation with CBE^<TM>  [in Japanese]

    ARAI YUSUKE , SAWAI RYO , YAMAGUCHI YOSHIKI , MARUYAMA TSUTOMU , YASUNAGA MORITOSHI

    Cell Broadband Engine (CBE)は,マルチメディアデータの高速でリアルタイムな処理を目的として開発されたプロセッサである.CBEは,汎用プロセッサコアであるPowerPC Processor Element(PPE)と,高速演算に特化したSynergistic Processor Element(SPE)の2種類のプロセッサコアを持つ,非対称マルチコアプロセッサである.CBE …

    IPSJ SIG Notes 2007(17), 7-12, 2007-03-01

  • Relationship between SPEs and EIB on Cell Broadband Engine^<TM>  [in Japanese]

    SAWAI Ryo , ARAI Yusuke , YAMAGUCHI Yoshiki , MARUYAMA Tsutomu , YASUNAGA Moritoshi

    Cell Broadband Engine (Cell)は,次世代マルチプロセッサコアアーキテクチャとして非常に注目を集めている.Cellはヘテロで非対称なマルチプロセッサ構成を取っており,汎用プロセッサである一個のPowerPC Processor Elementと専用プロセッサである八個のSynergistic Processor Elementから構成されている.その非常に高い演算性能は,画 …

    IEICE technical report 106(436), 87-92, 2006-12-08

    References (13)

  • Implementation of Lattice Gas Automata with Cell Broadband Engine^<TM>  [in Japanese]

    ARAI Yusuke , SAWAI Ryo , YAMAGUCHI Yoshiki , MARUYAMA Tsutomu , YASUNAGA Moritoshi

    Cell Broadband Engine (CBE)は,マルチメディアデータの高速でリアルタイムな処理を目的として開発されたプロセッサである.CBEは,汎用プロセッサコアであるPowerPC Processor Element (PPE)と,高速演算に特化したSynergistic Processor Element (SPE)の2種類のプロセッサコアを持つ,非対称マルチコアプロセッサである.C …

    IEICE technical report 106(436), 81-86, 2006-12-08

    References (7) Cited by (1)

  • Improvement of Module Redundancy using FPGAs  [in Japanese]

    KAWAI Hiroyuki , YAMAGUCHI Yoshiki , YASUNAGA Moritoshi

    システムを構成する集積回路について考えた場合,この部分の損傷は他の部分以上に致命的な影響を与えることが多い.このためシステムの信頼性向上では集積回路の耐故障性向上が重要であり,ソフトウェアのエラーだけでなく,ハードウェア的な損傷についても議論を行う必要がある.そこで本論文では,ディペンダブルコンピューティングを意識した,受動的な耐故障性の向上(モジュールの多重化と多数決によるエラーの低減)と能動的 …

    IEICE technical report 106(198), 55-60, 2006-07-25

    References (34) Cited by (2)

  • 2 / 3
Page Top