富田 眞治 TOMITA Shinji

Articles:  1-20 of 235

  • 名誉会員 萩原 宏 博士を偲ぶ  [in Japanese]

    富田 眞治

    情報処理 55(4), 413-414, 2014-03-15

    IPSJ 

  • Development of Interactive Supercomputing Environment  [in Japanese]

    MORI Shinichiro , KURODA Tomohiro , KUME Naoto , KURODA Yoshihiro , NAKAO Megumi , SHIMADA Hajime , NAKASHIMA Yasuhiko , TOMITA Shinji

    本講演では科学研究費補助金の助成を受けて実施した超高速体感型シミュレーションシステムの研究プロジェクトの内,インタラクティブ・スパーコンピューティング環境の実現にむけた計算機システムに関連する以下の3つの研究を中心に講演を行う.1)体感型シミュレーションシステムのプロトタイプ実装であるGPUクラスタシステム,2)力覚提示を伴う遠隔インタラクティブ流体攪拌シミュレータ,3)操作の連続性を利用した投機 …

    IEICE technical report 109(26), 43-48, 2009-05-07

    References (10)

  • A Dynamic Control Mechanism for Pipeline Stage Unification by Identifying Program Phases

    YAO Jun , MIWA Shinobu , SHIMADA Hajime , TOMITA Shinji

    Recently, a method called pipeline stage unification (PSU) has been proposed to reduce energy consumption for mobile processors via inactivating and bypassing some of the pipeline registers and thus a …

    IEICE Transactions on Information and Systems 91(4), 1010-1022, 2008-04-01

    J-STAGE  References (19) Cited by (1)

  • Development of Parallel Volume Rendering Accelerator VisA and its Preliminary Implementation  [in Japanese]

    KAWAHARA Takahiro , MIWA Shinobu , SHIMADA Hajime , MORI Shin-ichiro , TOMITA Shinji

    我々は並列処理可能なボリュームレンダリング・アクセラレータ『VisA』を開発している.VisAはディスプレイ用汎用インタフェースであるDVI-Dケーブルを通信路として用いた単方向リンクにより,ノード間の画像合成処理とノード内での画像生成処理を統合した細粒度パイプラインを実現している.本稿ではVisAの設計手法と予備実装による評価について述べる.

    IEICE technical report 107(417), 25-30, 2008-01-17

    References (9)

  • Development of Parallel Volume Rendering Accelerator VisA and its Preliminary Implementation  [in Japanese]

    KAWAHARA Takahiro , MIWA Shinobu , SHIMADA Hajime , MORI Shin-ichiro , TOMITA Shinji

    我々は並列処理可能なボリュームレンダリング・アクセラレータ『VisA』を開発している.VisAはディスプレイ用汎用インタフェースであるDVI-Dケーブルを通信路として用いた単方向リンクにより,ノード間の画像合成処理とノード内での画像生成処理を統合した細粒度パイプラインを実現している.本稿ではVisAの設計手法と予備実装による評価について述べる.

    IEICE technical report 107(419), 25-30, 2008-01-17

    References (9)

  • Development of Parallel Volume Rendering Accelerator VisA and its Preliminary Implementation  [in Japanese]

    KAWAHARA Takahiro , MIWA Shinobu , SHIMADA Hajime , MORI Shin-ichiro , TOMITA Shinji

    我々は並列処理可能なボリュームレンダリング・アクセラレータ『VisA』を開発している.VisAはディスプレイ用汎用インタフェースであるDVI-Dケーブルを通信路として用いた単方向リンクにより,ノード間の画像合成処理とノード内での画像生成処理を統合した細粒度パイプラインを実現している.本稿ではVisAの設計手法と予備実装による評価について述べる.We are developing the paral …

    情報処理学会研究報告システムLSI設計技術(SLDM) 2008(2(2008-SLDM-133)), 103-108, 2008-01-17

    IPSJ  References (9)

  • Development of Parallel Volume Rendering Accelerator VisA and its Preliminary Implementation  [in Japanese]

    KAWAHARA Takahiro , MIWA Shinobu , SHIMADA Hajime , MORI Shin-ichiro , TOMITA Shinji

    我々は並列処理可能なボリュームレンダリング・アクセラレータ『VisA』を開発している.VisAはディスプレイ用汎用インタフェースであるDVI-Dケーブルを通信路として用いた単方向リンクにより,ノード間の画像合成処理とノード内での画像生成処理を統合した細粒度パイプラインを実現している.本稿ではVisAの設計手法と予備実装による評価について述べる.

    IEICE technical report 107(415), 25-30, 2008-01-10

    References (9)

  • A Digital Appliance Architecture Which Increases User Side Robustness  [in Japanese]

    SHIMADA HAJIME , MIWA SHINOBU , TOMITA SHINJI

    近年の技術の進歩を反映したデジタル家電が猛烈な勢いで普及しているが、従来の家電よりも劣る点がある。その1つに、通信状況や機器が不調な時でもぎりぎりまでエラー訂正によって正常な信号を再生するために、従来の家電と比較すると、故障や通信途絶の前兆をつかみにくい点がある。このような突然の故障や通信の途絶は、ユーザ側にその機器への不満を募らせ、結果として、機器への信頼を低下させることになる。本輸文では、デジ …

    IPSJ SIG Notes 2007(115(2007-ARC-175)), 67-70, 2007-11-22

    IPSJ  References (1)

  • Low-complexity Operand Bypass Using Small RAM  [in Japanese]

    MIWA SHINOBU , ICHIBAYASHI HIRONORI , IRIE HIDETSUGU , GOSHIMA MASAHIRO , TOMITA SHINJI

    配線遅延の相対的な増大にともない、近年、長い配線を持つレジスタ・ファイルやオペランド・バイパスといったユニットがクリティカルになってきている。クリティカルなユニットをクリティカルでなくするためには、ユニットをパイプライン化することが有効である。ところが、レジスタ・ファイルのパイプライン化はオペランド・バイパスを複雑化する。オペランド・バイパスはそれ自体がすでにクリティカルであり、それをこれ以上複雑 …

    情報処理学会論文誌コンピューティングシステム(ACS) 48(SIG13(ACS19)), 58-69, 2007-08-15

    IPSJ  References (28) Cited by (3)

  • High-Speed Calculation on a Surgical Simulator Considered the Sequence of Operation  [in Japanese]

    YORIFUJI SUGURU , NODA YUSUKE , YOSHIDA TOMOKAZU , MIWA SHINOBU , KUME NAOTO , SHIMADA HAJIME , NAKAO MEGUMI , MORI SHIN-ICHIRO , TOMITA SHINJI

    本論文では、人体臓器を有限要素モデル化し、構造シミュレーションにより手術のシミュレーションを行う手術シミュレータの高速化について述べる。特に、手術に伴う操作には時空間的連続性があるため、この連続性を利用した数値シミュレーションの高速化手法を検討した。具体的には、SMW 公式を用いて大規模な逆行列計算を小規模な補正計算の繰り返しで置き換える手法、ならびに、物体形状変化の時間連続性を考慮した近似逆行列 …

    IPSJ SIG Notes 2007(80(2007-HPC-111)), 127-132, 2007-08-02

    IPSJ  References (9)

  • Selective Instruction Re-Issue Mechanism using Bit Vector  [in Japanese]

    SHIMADA HAJIME , MIWA SHINOBU , TOMITA SHINJI

    将来のプロセッサでは、配線遅延の増大により、命令を発行してから実行ユニットで実行を開始するまでの時間である、命令発行レンテンシが増大すると考えられる。この命令発行レイテンシの増大はロード命令に依存する命令の投機的なスケジューリングを増やし、投機ミスによる命令の無効化/再発行を増やすことになる。この投機ミスからの回復手法には、投機ミスの原因となった命令に依存する命令のみを選択的に無効化する手法と、非 …

    IPSJ SIG Notes 2007(79(2007-ARC-174)), 67-72, 2007-08-01

    IPSJ  References (7)

  • Mounting of remote-controlled framework in interactive simulation  [in Japanese]

    HASHIMOTO KENSUKE , SHIMADA TUKURU , MIWA SHINOBU , HATABU YASUNORI , MORI SHIN-ICHIRO , TOMITA SHINJI

    近年の計算機性能の急速な向上に伴い、インタラクティブな実時間シミュレーションへの期待が高まっている。また、通信速度の飛躍的な高速化に伴い、インタラクティブシミュレーションの遠隔操作の研究も行われている。本報告では、このようなインタラクティブシミュレーションの一例として、力覚提示を伴う流体シミュレーション環境を構築し、さらに当該シミュレータを遠隔操作するフレームワークのプロトタイプ実装を行った結果を …

    IPSJ SIG Notes 2007(80(2007-HPC-111)), 103-108, 2007-08-01

    IPSJ  References (14) Cited by (1)

  • The Dynamic Instruction Scheduler for ALU Cascading  [in Japanese]

    OGATA Kosuke , YAO Jun , MIWA Shinobu , SHIMADA Hajime , TOMITA Shinji

    ALU の出力を別の ALU の入力につなぎ、1クロック・サイクル中にデータ依存関係にある命令列を複数実行する、ALU Cascading という手法がある。この手法をスーパスカラ・プロセッサに適用する場合、ALU Cascading 可能な組を同時に wakeup 可能な命令スケジューラが必要となる。本論文では、この ALU Cascading を行える命令スケジューラについて提案を行う。提案す …

    IPSJ SIG Notes 2007(55(2007-ARC-173)), 91-96, 2007-06-01

    IPSJ  References (10)

  • The Dynamic Instruction Scheduler for ALU Cascading  [in Japanese]

    OGATA Kosuke , YAO Jun , MIWA Shinobu , SHIMADA Hajime , TOMITA Shinji

    ALUの出力を別のALUの入力につなぎ,1クロック・サイクル中にデータ依存関係にある命令列を複数実行する,ALU Cascadingという手法がある.この手法をスーパスカラ・プロセッサに適用する場合,ALU Cascading可能な組を同時にwakeup可能な命令スケジューラが必要となる.本論文では,このALU Cascadingを行える命令スケジューラについて提案を行う.提案する命令スケジューラ …

    IEICE technical report 107(76), 91-96, 2007-05-24

    References (10)

  • An EDP Study on the Optimal Pipeline Depth for Pipeline Stage Unification Adoption

    YAO JUN , SHIMADA HAJIME , NAKASHIMA YASUHIKO , MORI SHIN-ICHRO , TOMITA SHINJI

    To find optimal pipeline design point by considering both performance and power objectives has been one hot spot in recent researches. However we found that previous papers did not consider deepening …

    IPSJ SIG Notes 2006(127(2006-ARC-170)), 43-48, 2006-11-29

    IPSJ  References (13)

  • Past, Today and Future of Microprocessors  [in Japanese]

    TOMITA Shinji

    1970年代初頭から発展してきたマイクロプロセッサの革新的なアーキテクチャの進歩を振り返りながら、マルチコア型プロセッサ、省電力化プロセッサ、セキュアプロセッサなどの将来を展望する。

    IEICE technical report 106(287), 43-48, 2006-10-13

    References (4)

  • Branch Filtering Mechanism with Path Trace  [in Japanese]

    MIWA SHINOBU , FUKUYAMA TOMOHISA , SHIMADA HAJIME , GOSHIMA MASAHIRO , NAKASHIMA YASUHIKO , MORI SHIN-ICHIRO , TOMITA SHINJI

    PHT(Pattern History Table)における破壊的競合を抑制する方法にフィルタ機構がある.フィルタ機構では,強偏向の分岐命令はPHT を使用しないようにすることで,PHT の予測ミス率を低下させる.一方,パス情報が予測の手がかりになることが最近になって分かってきた.そこで本稿では,フィルタ機構においてパス情報を利用する手法を提案する.強偏向のパスはPHT を使用しないようにすること …

    情報処理学会論文誌コンピューティングシステム(ACS) 47(SIG12(ACS15)), 108-118, 2006-09-15

    IPSJ  References (10)

  • Instruction Steering for Clustered Superscalar Processor with Slack Prediction  [in Japanese]

    FUKUYAMA TOMOHISA , MIWA SHINOBU , SHIMADA HAJIME , GOSHIMA MASAHIRO , NAKASHIMA YASUHIKO , MORI SHIN-ICHIRO , TOMITA SHINJI

    我々は、命令のスラック(slack)に基づくクリティカリティ予測を提案している。ある命令の実行を s サイクル遅らせてもプログラムの実行時間が増大しないとき、s の最大値をその命令のスラックという。前回の実行時のスラックを予測表に登録しておくことによって、それを今回の予測値とすることができる。本稿では、スラック予測をクラスタ型スーパースカラ・プロセッサのステアリングに応用する方法を提案する。各命令 …

    IPSJ SIG Notes 2006(88(2006-ARC-169)), 55-60, 2006-07-31

    IPSJ  References (11) Cited by (2)

  • Dynamic Control Mechanisms for Pipeline Stage Unification Based on Program Phase Detection

    YAO Jun , SHIMADA Hajime , NAKASHIMA Yasuhiko , MORI Shin-ichiro , TOMITA Shinji

    A method called pipeline stage unification (PSU) has been proposed to reduce power consumption for modern processors which can work as an alternative for Dynamic Voltage Scaling (DVS) technology. In …

    IPSJ SIG Notes 2006(62(2006-ARC-168)), 19-24, 2006-06-08

    IPSJ  References (11)

  • Dynamic Control Mechanisms for Pipeline Stage Unification Based on Program Phase Detection

    YAO Jun , SHIMADA Hajime , NAKASHIMA Yasuhiko , MORI Shin-ichiro , TOMITA Shinji

    A method called pipeline stage unification (PSU) has been proposed to reduce power consumption for modern processors, which can work as an alternative for Dynamic Voltage Scaling (DVS) technology. In …

    IEICE technical report 106(92), 19-24, 2006-06-01

    References (11)

Page Top