島田 俊夫 SHIMADA Toshio

ID:1000060252251

名古屋大学大学院工学研究科 Graduate School of Engineering, Nagoya University (2008年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-20 of 98

  • 1 / 5
  • Slack Sharing Based on Dependences  [in Japanese]

    KOBAYASHI Ryotaro , TANIGUCHI Hideki , ICHIKAWA Akitaka , SHIMADA Toshio

    本論文では,依存関係に基づいてローカルスラックを共有化する手法を提案する.ローカルスラックとは,他の命令に影響を与えることなく,その命令の実行レイテンシを増加させることのできるサイクル数である.提案機構では,ある命令のもつローカルスラックを,依存関係のある命令問で共有する.これにより,ローカルスラックをもたない命令が,スラックを利用できるようになる.評価した結果,従来手法に対し,提案手法は,ローカ …

    The IEICE transactions on information and systems 91(6), 1482-1493, 2008-06-01

    References (12)

  • A low power consumption processor with on-chip control mechanism using pipeline stage unification  [in Japanese]

    KIMURA Katsuya , KOBAYASHI Ryotaro , SHIMADA Toshio

    本論文では,クロック周波数を制御し,パイプラインステージを統合することで消費電力を削減するパイプラインステージ統合(PSU: Pipeline Stage Unification)をオンチップの制御機構を用いて制御するプロセッサのFPGA実装と評価について述べる.プロセッサは組み込み向けの32ビット6段パイプライン構成である.オンチップの制御機構は目標性能に合わせ動的にパイプラインステージ数を6段 …

    IEICE technical report 107(341), 37-42, 2007-11-14

    References (5)

  • A Study on Control Scheme of Awake Time in Drowsy Caches  [in Japanese]

    KOBAYASHI Ryotaro , TANIGUCHI Hideki , SHIMADA Toshio

    近年プロセス技術の進歩により、リーク電流によって消費される静的電力が問題となってきている。これに対し、チップ上のトランジスタを数多く使用しているキャッシュのリーク電流を削減する手法としてDrowsy Cacheが提案されている。本研究では、Drowsy Cacheにおいて、キャッシュ・ラインを活性状態のまま保持する期間を制御することで、目標とする性能や静的電力を達成する手法について検討を行う。

    IPSJ SIG Notes 173, 7-12, 2007-05-31

    References (9)

  • A Study on Control Scheme of Awake Time in Drowsy Caches  [in Japanese]

    KOBAYASHI Ryotaro , TANIGUCHI Hideki , SHIMADA Toshio

    近年プロセス技術の進歩により、リーク電流によって消費される静的電力が問題となってきている。これに対し、チップ上のトランジスタを数多く使用しているキャッシュのリーク電流を削減する手法としてDrowsy Cacheが提案されている。本研究では、Drowsy Cacheにおいて、キャッシュ・ラインを活性状態のまま保持する期間を制御することで、目標とする性能や静的電力を達成する手法について検討を行う。

    IEICE technical report 107(76), 7-12, 2007-05-24

    References (9)

  • Discussion about Technique for Speculatively Switching Context by Predicting Task  [in Japanese]

    NAGATA MASATOSHI , KOBAYASHI RYOTARO , SHIMADA TOSHIO

    本稿では,リアルタイムOSのコンテキストスイッチに着目して,タスク切り替え時間を削減する手法を提案する.提案手法では,まず,コンテキストをプロセッサ内に複数保持する.後続タスクの予測を行うハードウェアを導入し,通常の処理と並列に後続タスクを予測する.予測されたタスクのコンテキストスイッチを投機的に行い,タスク切り替え時間を隠蔽する.以上の機構を評価した結果,予測機構の履歴数を5として後続タスクを予 …

    IPSJ SIG Notes 105, 1-6, 2007-04-05

    References (6) Cited by (3)

  • Power Consumption Reduction Scheme Focusing on the Depth of Speculative Execution  [in Japanese]

    KOBAYASHI RYOTARO , SHIMURA KAZUKI , SHIMADA TOSHIO

    本稿では,投機的実行の深さに着目して,消費電力を削減する手法を提案する.投機的実行の深さとは,プロセッサ中に存在する,予測結果の判明していない分岐命令の数である.提案機構では,与えられた負荷に応じて,投機的実行の深さを制御する.これにより,目標とするスループットを満足しつつ,消費電力を削減することができる.評価した結果,提案手法は,目標とするスループットを60%〜90%の範囲で変化させた場合,目標 …

    IPSJ SIG Notes 172, 43-48, 2007-03-01

    References (6)

  • On-Chip Control Mechanisms for Pipeline Stage Unification  [in Japanese]

    MADOKORO TAKAHIRO , KOBAYASHI RYOTARO , SHIMADA TOSHIO

    本論文では,パイプラインステージ統合(PSU : Pipeline Stage Unification)を用いて消費電力を削減するための,2つのオンチップ制御機構を提案する.第1の機構は,与えられた目標性能を達成しつつ消費電力を削減するために,PI制御を利用する.第2の機構は,PSUにおける性能と消費電力の特性に着目し,パイプラインステージ統合状態のフィードバックを加える.以上2つのPSU制御機構 …

    IPSJ SIG Notes 172, 37-42, 2007-03-01

    References (6) Cited by (3)

  • Slack Sharing Technique for Increasing the Number of Slack Instructions  [in Japanese]

    KOBAYASHI RYOTARO , ICHIKAWA AKITAKA , SHIMADA TOSHIO

    本稿では,依存関係に基づいてローカル・スラックを共有化する手法を提案する.ローカル・スラックとは,他の命令に影響を与えることなく,その命令の実行レイテンシを増加させることのできるサイクル数である.提案機構では,ある命令の持つローカル・スラックを,依存関係のある命令間で共有する.これにより,ローカル・スラックを持たない命令が,スラックを利用できるようになる.評価した結果,従来手法に対し,提案手法はス …

    IPSJ SIG Notes 172, 31-36, 2007-03-01

    References (13)

  • Power consumption reduction scheme focusing on the depth of speculative execution  [in Japanese]

    KOBAYASHI RYOTARO , SHIMURA KAZUKI , SHIMADA TOSHIO

    本稿では,投機的実行の深さに着目して,消費電力を削減する手法を提案する.投機的実行の深さとは,プロセッサ中に存在する,予測結果の判明していない分岐命令の数である.提案機構では,与えられた負荷に応じて,投機的実行の深さを制御する.これにより,目標とするスループットを満足しつつ,消費電力を削減することができる.評価した結果,提案手法は,目標とするスループットを60%〜90%の範囲で変化させた場合,目標 …

    IPSJ SIG Notes 2007(17), 43-48, 2007-03-01

  • On-Chip Control Mechanisms for Pipeline Stage Unification  [in Japanese]

    MADOKORO TAKAHIRO , KOBAYASHI RYOTARO , SHIMADA TOSHIO

    本論文では,パイプラインステージ統合(PSU : Pipeline Stage Unification)を用いて消費電力を削減するための,2つのオンチップ制御機構を提案する.第1の機構は,与えられた目標性能を達成しつつ消費電力を削減するために,PI制御を利用する.第2の機構は,PSUにおける性能と消費電力の特性に着目し,パイプラインステージ統合状態のフィードバックを加える.以上2つのPSU制御機構 …

    IPSJ SIG Notes 2007(17), 37-42, 2007-03-01

  • Slack sharing technique for increasing the number of slack instructions  [in Japanese]

    KOBAYASHI RYOTARO , ICHIKAWA AKITAKA , SHIMADA TOSHIO

    本稿では,依存関係に基づいてローカル・スラックを共有化する手法を提案する.ローカル・スラックとは,他の命令に影響を与えることなく,その命令の実行レイテンシを増加させることのできるサイクル数である.提案機構では,ある命令の持つローカル・スラックを,依存関係のある命令間で共有する.これにより,ローカル・スラックを持たない命令が,スラックを利用できるようになる.評価した結果,従来手法に対し,提案手法はス …

    IPSJ SIG Notes 2007(17), 31-36, 2007-03-01

  • Power Consumption Reduction through Combining Pipeline Stage Unification and DVS  [in Japanese]

    SHIMADA HAJIME , ANDO HIDEKI , SHIMADA TOSHIO

    近年のモバイル・プロセッサでは,低消費電力と高性能の両方が要求されている.この要求に応える手法として我々は,パイプラインステージ統合(PSU: Pipeline Stage Unification)を提案し,現在主流のDynamic Voltage Scaling(DVS)よりも消費エネルギーを削減可能であることを示した.しかし,DVS とPSU は排他的にしか利用できないものではなく,併用するこ …

    IPSJ Trans. Advanced Computing Systems 48(SIG3(ACS17)), 75-87, 2007-02-15

    IPSJ  IR  References (36) Cited by (1)

  • Local Slack Predictor Based on Heuristics  [in Japanese]

    KOBAYASHI RYOTARO , HAYASHI HISAHIRO , SHIMADA TOSHIO

    本論文では,発見的手法を用いてローカル・スラックを予測する機構を提案する.ローカル・スラックとは,他の命令に影響を与えることなく,その命令の実行レイテンシを増加させることのできるサイクル数である.提案機構は,分岐予測ミスやオペランド・フォワーディングなど命令実行時の振舞いを観測しながら,予測するローカル・スラックを増減させ,実際のローカル・スラックに近づけていく.評価した結果,わずか2.5%のIP …

    情報処理学会論文誌コンピューティングシステム(ACS) 47(SIG12(ACS15)), 86-107, 2006-09-15

    IPSJ  References (13)

  • Local Slack Predictor Focusing on Dynamic Behavior of Instructions  [in Japanese]

    KOBAYASHI Ryotaro , HAYASHI Hisahiro , SHIMADA Toshio

    本稿では,発見的手法を用いてローカル・スラックを予測する機構を提案する.ローカル・スラックとは,他の命令に影響を与えることなく,その命令の実行レイテンシを増加させることのできるサイクル数である.提案機構は,分岐予測ミスやオペランド・フォワーディングなど命令実行時の振る舞いを観測しながら,予測するローカル・スラックを増減させ,実際のローカル・スラックに近づけていく.

    IEICE technical report 105(671), 19-24, 2006-03-16

    References (10)

  • Local Slack Predictor Focusing on Dynamic Behavior of Instructions  [in Japanese]

    KOBAYASHI Ryotaro , HAYASHI Hisahiro , SHIMADA Toshio

    本稿では,発見的手法を用いてローカル・スラックを予測する機構を提案する.ローカル・スラックとは,他の命令に影響を与えることなく,その命令の実行レイテンシを増加させることのできるサイクル数である.提案機構は,分岐予測ミスやオペランド・フォワーディングなど命令実行時の振る舞いを観測しながら,予測するローカル・スラックを増減させ,実際のローカル・スラックに近づけていく.

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 124, 19-24, 2006-03-16

    References (10)

  • Local Slack Predictor Focusing on Dynamic Behavior of Instructions  [in Japanese]

    KOBAYASHI Ryotaro , HAYASHI Hisahiro , SHIMADA Toshio

    本稿では,発見的手法を用いてローカル・スラックを予測する機構を提案する.ローカル・スラックとは,他の命令に影響を与えることなく,その命令の実行レイテンシを増加させることのできるサイクル数である.提案機構は,分岐予測ミスやオペランド・フォワーディングなど命令実行時の振る舞いを観測しながら,予測するローカル・スラックを増減させ,実際のローカル・スラックに近づけていく.

    IEICE technical report 105(669), 19-24, 2006-03-09

    References (10)

  • High Accuracy of Register Cache with Ordering of Physical Register Number  [in Japanese]

    KOBAYASHI RYOTARO , HORIBE DAISUKE , SHIMADA TOSHIO

    近年のハイエンドプロセッサにおいて動作周波数の向上を制限する要因の一つであるレジスタ・ファイルへのアクセス時間を改善する手法として階層型レジスタ・ファイルがある.この機構は高速に動作するレジスタ・キャッシュを持ち,そのヒット率が性能に大きな影響を及ぼす.本論文では,物理レジスタ番号の割当順に着目し,モジュロ・ソーティング・バッファと呼ぶ機構を導入することで,レジスタ・キャッシュの構成を複雑化するこ …

    IPSJ SIG Notes 2006(20), 7-12, 2006-02-27

  • Usage of Register Cache Focusing on Critical Path  [in Japanese]

    KOBAYASHI RYOTARO , KAJIYAMA TARO , SHIMADA TOSHIO

    近年のハイエンドプロセッサにおいて動作周波数の向上を制限する要因の一つであるレジスタ・ファイルへのアクセス時間を改善する手法として階層型レジスタ・ファイルがある.この機構は高速に動作するレジスタ・キャッシュを持ち,そのミス率がプロセッサ性能に大きな影響を及ぼす.本論文において,我々はプログラム全体の実行時間を決定するクリティカル・パスに着目し、レジスタ・キャッシュ・ミスが発生してもプロセッサ性能が …

    IPSJ SIG Notes 167, 1-6, 2006-02-27

    References (9)

  • High Accuracy of Register Cache with Ordering of Physical Register Number  [in Japanese]

    KOBAYASHI RYOTARO , HORIBE DAISUKE , SHIMADA TOSHIO

    近年のハイエンドプロセッサにおいて動作周波数の向上を制限する要因の一つであるレジスタ・ファイルへのアクセス時間を改善する手法として階層型レジスタ・ファイルがある.この機構は高速に動作するレジスタ・キャッシュを持ち,そのヒット率が性能に大きな影響を及ぼす.本論文では,物理レジスタ番号の割当順に着目し,モジュロ・ソーティング・バッファと呼ぶ機構を導入することで,レジスタ・キャッシュの構成を複雑化するこ …

    IPSJ SIG Notes 167, 7-12, 2006-02-27

    References (9)

  • Usage of Register Cache Focusing on Critical Path  [in Japanese]

    KOBAYASHI RYOTARO , KAJIYAMA TARO , SHIMADA TOSHIO

    近年のハイエンドプロセッサにおいて動作周波数の向上を制限する要因の一つであるレジスタ・ファイルへのアクセス時間を改善する手法として階層型レジスタ・ファイルがある.この機構は高速に動作するレジスタ・キャッシュを持ち,そのミス率がプロセッサ性能に大きな影響を及ぼす.本論文において,我々はプログラム全体の実行時間を決定するクリティカル・パスに着目し、レジスタ・キャッシュ・ミスが発生してもプロセッサ性能が …

    IPSJ SIG Notes 2006(20), 1-6, 2006-02-27

  • 1 / 5
Page Top