吉原 務 YOSHIHARA T.

ID:1000060367175

早稲田大学大学院情報生産システム研究科 Graduated School, Waseda University (2009年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-9 of 9

  • A 1.8V 4Mb Floating-Gate NOR Type B4-Flash Test Chip for 100MByte/s Programming Speed  [in Japanese]

    MIHARA Masaaki , KAWAJIRI Yoshiki , KOBAYASHI Kazuo , OGURA Taku , SHUKURI Shoji , AJIKA Natsuo , NAKASHIMA Moriyoshi , YOSHIHARA Tsutomu

    筆者らは,B4-HE(Back Bias assisted Band-to-Band tunneling induced Hot-Electron)注入を適用し,4MビットのフローティングゲートNOR型B4-Flashテストチップの試作に成功した.本論文では,まず,B4-Flashセルの動作を説明する.次に,100MByte/sの高速プログラムを実現するための目標仕様を設定し,テストチップの測定を …

    The IEICE transactions on electronics C 92(4), 130-138, 2009-04-01

    References (5)

  • A new SRAM memory cell with small cell ratio using dynamic stability  [in Japanese]

    KIHARA Yuji , ARITA Yutaka , OKAMURA Leona , SATO Hirotoshi , YOSHIHARA Tsutomu

    0.15umのDRAM技術とTFT技術を用いて開発した新型のSRAMであるSuperSRAMにおいて、SRAMとしての記憶保持メカニズムをDynamic Stabilityという概念を用いて理解し、その特性を吟味する。更に、今後のSRAM開発に役立てるべく検討した内容を示す。

    IEICE technical report 107(382), 37-40, 2007-12-06

    References (3)

  • SuperSRAM Technology as Countermeasure for Soft Error  [in Japanese]

    KIHARA Yuji , ARITA Yutaka , OKAMURA Leona , NAKASHIMA Yasushi , SATO Hirotoshi , YOSHIHARA Tsutomu

    今回開発した16Mbit SRAM(SuperSRAM)のソフトエラー耐量を考察した.RAMにおけるソフトエラーは以前より報告されているが,特にSRAMにおいては,微細化によりソフトエラーの問題が深刻となってきており,対策が必要である.SuperSRAMはソフトエラー等の問題点を解決するとともに,低コストで大容量のSRAMを実現するために考案したものである.中性子線ビームを用いた加速評価及び実装評 …

    The IEICE transactions on electronics C 90(4), 378-389, 2007-04-01

    References (11)

  • A New Type SRAM Using DRAM Technology  [in Japanese]

    KIHARA Yuji , OKAMURA Reona , NAKASHIMA Yasushi , IZUTSU Takashi , NAKAMOTO Masayuki , YOSHIHARA Tsutomu

    DRAM技術とSRAMで実績のあるTFT技術を用いた新しいメモリセル技術を用いて,16Mビットの低消費電力SRAM (SuperSRAM)を開発した.微細化が進むことでソフトエラー,V_<CC>下限動作等の問題が顕在化し,大容量化を進めていく上での難易度が高くなりつつあるSRAMに対し,小面積化が可能なDRAMメモリセル技術を用いてコストの上昇を伴うことなく諸問題を解決するとともに回路 …

    The IEICE transactions on electronics C 89(10), 725-734, 2006-10-01

    References (8) Cited by (1)

  • A 16M bit SRAM with improved characteristics using DRAM technology  [in Japanese]

    KIHARA Yuji , NAKASHIMA Yasushi , IZUTSU Takashi , NAKAMOTO Masayuki , YOSHIHARA Tsutomu

    0.15umのDRAM技術とTFT技術を用いてメモリセルサイズが0.98um^2の16M低消費電力SRAMを開発した。新技術を用いたメモリセルは特別な投資もなく十分な低消費電力と低コスト、更に低ソフトエラー耐量を実現した。更にSRAMと完全な互換性も確保したことにより、一般産業と携帯端末のSRAMユーザーにおいては、この新構造SRAM採用の動きが進んでいる。

    IEICE technical report 106(2), 79-82, 2006-04-06

    References (3)

  • A 75MHz MRAM with Pipe-Lined Self-Reference Read Scheme for Mobile/Robotics Memory System  [in Japanese]

    OKAMURA Leona , KIHARA Yuji , KIM Tae Yun , KIMURA Fuminori , MATSUI Yusuke , OISHI Tsukasa , YOSHIHARA Tsutomu

    本論文ではメモリセルの製造ばらつきによらずセンス可能な読み出し手法とその高速化手法について提案する。

    IEICE technical report 106(2), 55-60, 2006-04-06

    References (7)

  • C-12-41 メモリ高速インタフェースのスルーレート制御手法(C-12. 集積回路D(メモリ), エレクトロニクス2)  [in Japanese]

    韓 峰 , 小西 康弘 , 大石 司 , 松井 悠亮 , 吉原 務

    Proceedings of the IEICE General Conference 2005年_エレクトロニクス(2), 104, 2005-03-07

  • A 3.3V Only 16Mb DINOR Flash Memory  [in Japanese]

    KOBAYASHI S. , MIHARA M. , MIYAWAKI Y. , ISHII M. , FUTATSUYA T. , HOSOGANE A. , OHBA A. , TERADA Y. , AJIKA N. , KUNORI Y. , YUZURIHA K. , HATANAKA M. , MIYOSHI H. , YOSHIHARA T. , UJI Y. , MATSUO A. , TANIGUCHI Y. , KIGUCHI Y.

    DINOR型セルを用い3.3V単一動作の高速ランダムアクセス16Mビットフラッシュメモリを開発した。消去単位を64Kバイト毎(セル面積を1.35μmx1.4μmに縮小)とし、さらにメモリアレイを最小にするアレイ構成を開発した。高速アクセスを得るために選択トランジスタの分散配置構成をとり、十分なセル電流を確保しアクセス時間47nsを実現した。さらにプログラムベリファイ時のビット線シールド手法、トリプ …

    Technical report of IEICE. ICD 95(72), 55-62, 1995-05-26

    References (5)

  • An Over-Evasure Detection Technique for Tightening Vth Distribution for Low Voltage Operation NOR type Flash Memory  [in Japanese]

    Miyawaki Yoshikazu , Nakayama Takeshi , Mihara Masa-aki , Kawai Shinji , Ohkawa Minoru , Ajika Natsuo , Hatanaka Masahiro , Terada Yasushi , Yoshihara Tsutomu

    過剰消去ビット検出手法は,メモリセルのソース線をバイアスした状態で読み出しを行う過剰消去ビットのマスク手法であり,これによってしきい値の検出下限が広がる.さらに,ソース線バイアス手法を利用して,過剰消去ビットの回復プログラムを行うことを提案した.これらの技術を適用し,消去時のメモリセルのしきい値分布を狭くすることができることを示した.ソース線バイアス手法では,センスアンプの電源, 接地ノードを周辺 …

    Technical report of IEICE. SDM 94(407), 29-34, 1994-12-16

Page Top