杉原 真 SUGIHARA Makoto

ID:1000080373538

九州大学 Kyushu University (2013年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-20 of 42

  • 1 / 3
  • Simulated Annealing-Based TDMA Scheduling Technique  [in Japanese]

    杉原 真 , 岩永 明人

    車載向けアプリケーションに代表される産業用アプリケーションを具現化するためには,デッドライン時刻までにノード間で通信メッセージを送信するネットワークシステムを安価に実現する必要がある.本稿では,通信バスの動作周波数を削減することが,ワイヤハーネスの低コスト化に貢献することを考慮し,ハードリアルタイム制約下において通信バスの動作周波数を最小化するTDMAスケジューリング技術を提案する.具体的には,フ …

    IEICE technical report. Computer systems 112(481), 73-78, 2013-03-13

  • Simulated Annealing-Based TDMA Scheduling Technique  [in Japanese]

    杉原 真 , 岩永 明人

    車載向けアプリケーションに代表される産業用アプリケーションを具現化するためには,デッドライン時刻までにノード間で通信メッセージを送信するネットワークシステムを安価に実現する必要がある.本稿では,通信バスの動作周波数を削減することが,ワイヤハーネスの低コスト化に貢献することを考慮し,ハードリアルタイム制約下において通信バスの動作周波数を最小化するTDMAスケジューリング技術を提案する.具体的には,フ …

    IEICE technical report. Dependable computing 112(482), 73-78, 2013-03-13

  • 2.3 Design Automation for Reliability(2. Radiation-Induced Soft Errors,<Special Survey>Dependable VLSI System)  [in Japanese]

    YASUURA Hiroto , MATSUNAGA Yusuke , Yoshimura Masayoshi , SUGIHARA Makoto

    The Journal of Reliability Engineering Association of Japan 35(8), 430, 2013

    J-STAGE 

  • Minimization of FlexRay Bus Bandwidth for Hard Real-Time Applications  [in Japanese]

    SUGIHARA MAKOTO , IWANAGA AKIHITO

    車載向けアプリケーションに代表される産業用アプリケーションには,デッドライン時刻までにノード間で通信メッセージを送信できる安価な車載ネットワークシステムが必要である.本稿では,ハードリアルタイム制約下において通信帯域幅が最小となるFlexRayバスを合成する設計フレームワークを提案する.通信帯域幅を削減することは,車載ネットワークシステムを構築するために低速なIC部品や配線の使用を可能とし,システ …

    IEICE technical report. Computer systems 111(461), 109-114, 2012-02-24

    References (8)

  • Minimization of FlexRay Bus Bandwidth for Hard Real-Time Applications  [in Japanese]

    SUGIHARA MAKOTO , IWANAGA AKIHITO

    車載向けアプリケーションに代表される産業用アプリケーションには,デッドライン時刻までにノード間で通信メッセージを送信できる安価な車載ネットワークシステムが必要である.本稿では,ハードリアルタイム制約下において通信帯域幅が最小となるFlexRayバスを合成する設計フレームワークを提案する.通信帯域幅を削減することは,車載ネットワークシステムを構築するために低速なIC部品や配線の使用を可能とし,システ …

    IEICE technical report. Dependable computing 111(462), 109-114, 2012-02-24

    References (8)

  • Minimization of FlexRay Bus Bandwidth for Hard Real-Time Applications  [in Japanese]

    杉原 真 , 岩永 明人

    車載向けアプリケーションに代表される産業用アプリケーションには,デッドライン時刻までにノード間で通信メッセージを送信できる安価な車載ネットワークシステムが必要である.本稿では,ハードリアルタイム制約下において通信帯域幅が最小となる FlexRay バスを合成する設計フレームワークを提案する.通信帯域幅を削減することは,車載ネットワークシステムを構築するために低速な IC 部品や配線の使用を可能とし …

    研究報告組込みシステム(EMB) 2012-EMB-24(19), 1-6, 2012-02-24

  • Minimization of FlexRay Bus Bandwidth for Hard Real-Time Applications  [in Japanese]

    杉原 真 , 岩永 明人

    車載向けアプリケーションに代表される産業用アプリケーションには,デッドライン時刻までにノード間で通信メッセージを送信できる安価な車載ネットワークシステムが必要である.本稿では,ハードリアルタイム制約下において通信帯域幅が最小となる FlexRay バスを合成する設計フレームワークを提案する.通信帯域幅を削減することは,車載ネットワークシステムを構築するために低速な IC 部品や配線の使用を可能とし …

    研究報告システムLSI設計技術(SLDM) 2012-SLDM-155(19), 1-6, 2012-02-24

  • A Bus Architecture Synthesis Method Satisfying Communication Specifications under Allowance of Multiple Connections of IP Cores  [in Japanese]

    久保田 洋進 , 杉原 真

    本研究では IP コアが 2 つ以上のバスと接続することを許容した条件下で,求められる通信仕様を満たすバス・アーキテクチャ合成手法を提案する.確率に基づく通信を定義し,バス混雑状況における通信レイテンシを定式化する.定式化したレイテンシモデルに基づいて,通信仕様を満たすアーキテクチャを合成する.計算機実験を行った結果,合成したアーキテクチャ全てにおいて仕様を満たしていることを確認した.2 ポート接 …

    情報処理学会研究報告 2010年度(6), 1-6, 2011-04

  • A Bus Architecture Synthesis Method Satisfying Communication Specifications under Allowance of Multiple Connections of IP Cores  [in Japanese]

    久保田 洋進 , 杉原 真

    本研究では IP コアが 2 つ以上のバスと接続することを許容した条件下で,求められる通信仕様を満たすバス・アーキテクチャ合成手法を提案する.確率に基づく通信を定義し,バス混雑状況における通信レイテンシを定式化する.定式化したレイテンシモデルに基づいて,通信仕様を満たすアーキテクチャを合成する.計算機実験を行った結果,合成したアーキテクチャ全てにおいて仕様を満たしていることを確認した.2 ポート接 …

    情報処理学会研究報告 2010年度(6), 1-6, 2011-04

  • A bus architecture synthesis method satisfying communication specifications under allowance of multiple connections of IP cores  [in Japanese]

    久保田 洋進 , 杉原 真

    IEICE technical report 110(474), 195-200, 2011-03-18

  • A bus architecture synthesis method satisfying communication specifications under allowance of multiple connections of IP cores  [in Japanese]

    久保田 洋進 , 杉原 真

    IEICE technical report 110(473), 195-200, 2011-03-18

  • A dynamic continuous signature monitoring technique for reliable microprocessors  [in Japanese]

    杉原 真

    IEICE technical report 110(217), 13-18, 2010-10-05

  • A dynamic continuous signature monitoring technique for reliable microprocessors  [in Japanese]

    杉原 真

    IEICE technical report 110(216), 13-18, 2010-10-05

  • A dynamic continuous signature monitoring technique for reliable microprocessors  [in Japanese]

    杉原 真

    IEICE technical report 110(215), 13-18, 2010-10-05

  • A Dynamic Continuous Signature Monitoring Technique for Reliable Microprocessors  [in Japanese]

    SUGIHARA Makoto

    集積回路の微細加工技術が進歩するにつれ,ソフトエラーや NBTI (negative bias temperature instability) といった信頼性に関わる問題が顕在化してきた.今後,民生品の設計においても信頼性要求を考慮することが益々重要となる.本稿では,高い信頼性を有するコンピュータシステムを実現するための動的シグネチャ検査技術 (DCSM: dynamic continuous …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 146, A1-A6, 2010-10-05

    References (17)

  • AI-1-6 Challenges on EDA technology aimed for Dependable VLSI  [in Japanese]

    Matsunaga Yusuke , Yasuura Hiroto , Baba Kensuke , Yoshimura Masayoshi , Sato Toshinori , Sugihara Makoto

    Proceedings of the IEICE General Conference 2009年_基礎・境界, "SS-41"-"SS-42", 2009-03-04

  • Examination of a Task Switching Method which Reduces the Performance Overhead of Cache Memory  [in Japanese]

    SERIZAWA Mitsunori , SUGIHARA Makoto

    現在のコンピュータシステムにおいて,キャッシュメモリの導入やマルチタスク処理は必要不可欠である.マルチタスク環境において,タスクスイッチ発生時にキャッシュメモリから主記憶へのデータの退避による性能オーバーヘッドが発生する.本稿では,この性能オーバーヘッドを削減するために,原因となるダーティラインに注目する.プログラム実行時のダーティライン数の変動を解析した結果,ダーティライン数はプログラム特有の変 …

    情報処理学会研究報告. EMB, 組込みシステム 10, 105-110, 2008-11-20

    References (9) Cited by (2)

  • Character Size Optimization for Higher Throughput of Character Projection Lithography  [in Japanese]

    SUGIHARA MAKOTO , MATSUNAGA YUSUKE , MURAKAMI KAZUAKI

    本稿では 部分一括描画法の描画能力を高めることを目的とし 描画面積を最適にする手法について議論する.部分一括描画法は電子線直描やフォトマスクの製造に応用可能な電子線描画技術である.描画装置の減価償却の意味で 部分一括描画法の描画時間は電子デバイスやフォトマスクの価格を決定するものであり 削減されることが望ましい.本稿では CPマスク上に配列状に搭載されるキャラクタの大きさを最適にすることによって …

    IPSJ journal 48(5), 1888-1897, 2007-05-15

    IPSJ  References (22) Cited by (2)

  • A Task Scheduling Method for Reliable Cache Architectures

    SUGIHARA Makoto , ISHIHARA Tohru , MURAKAMI Kazuaki

    本稿では,高信頼性キャッシュアーキテクチャのためのタスクスケジューリング手法について議論する.高信頼性キャッシュアーキテクチャでは,その動作モードを動的に切り替えることによって,ソフトエラーに対する信頼性と性能を両立する.本稿では,リアルタイム制約を与えられた場合にコンピュータシステムの信頼性を最大化するタスクスケジューリング問題を混合整数計画問題として定式化する.計算機実験により,既存のコンピュ …

    IEICE technical report 106(386), 1-6, 2006-11-21

    References (14) Cited by (3)

  • An Analysis on a Tradeoff between Reliability and Performance and a Reliable Cache Architecture for Computer Systems

    SUGIHARA Makoto , ISHIHARA Tohru , MURAKAMI Kazuaki

    本稿では,コンピュータシステムが様々なメモリ部品から構成される点に着目し,コンピュータシステム全体としての信頼性を議論する.具体的には,SRAMとDRAMのソフトエラー率の違いに着目し,一般的なコンピュータシステムにおいては,信頼性と性能の間にトレードオフが存在することを解析する.また,信頼性と性能を両立する「高信頼性キャッシュアーキテクチャ」を提案する.高信頼性キャッシュアーキテクチャにおいては …

    情報処理学会研究報告. SLDM, [システムLSI設計技術] 126, 93-98, 2006-10-26

    References (15) Cited by (3)

  • 1 / 3
Page Top