井上 高宏 INOUE Takahiro

ID:9000004775067

熊本大学 Kumamoto University (2011年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-7 of 7

  • A Proposal of a Visual Inspection Method for IC Lead Frame by Using a Spline Function  [in Japanese]

    SHIGEMORI Kiyoshi , KIKUNO Toshihiro , INOUE Takahiro

    電気学会研究会資料. IIS, 次世代産業システム研究会 = The papers of Technical Meeting on Innovative Industrial System, IEEE Japan 2011(31), 1-5, 2011-03-25

    References (15)

  • Realization and Analysis of Integrated Chua-Type Continuous-Time Chaos Circuits  [in Japanese]

    KOTAKA Kazuya , INOUE Takahiro , TSUKANO Kyoko

    電気学会論文誌. A, 基礎・材料・共通部門誌 = The transactions of the Institute of Electrical Engineers of Japan. A, A publication of Fundamentals and Materials Society 117(6), 651-652, 1997-06

    References (3)

  • A Design of a Universal Digital Chaos Circuit with Learning Ability  [in Japanese]

    EGUCHI Kei , INOUE Takahiro , TSUKANO Kyoko

    本稿では, 学習型万能ディジタルカオス回路を提案している. 提案回路は, 演算部と遅延部により構成されており回路のリターンマップは, ニューロ・ファジーシステムを用いて構成した演算部において, 教師付き学習により決定される. 提案回路の一例としで学習型一次元万能ディジタルカオス回路をハードウェア記述言語 Verilog-HDLを用いて設計し, 機能検証と論理合成を行った. また, 同回路について, …

    IEICE technical report. Circuits and systems 96(475), 35-40, 1997-01-23

    References (2)

  • A Design of Digital Integrated Circuits for Circular Pattern Recognition  [in Japanese]

    INOUE Takahiro , TSUKANO Kyoko , KUTSUKAKE Akihumi

    電気学会研究会資料. ECT, 電子回路研究会 1996(24), 7-12, 1996-04-03

    References (1)

  • A Synthesis of a Switched-Current Auto-Tuning Filter Using OTAs  [in Japanese]

    INOUE Takahiro , TSUKANO Kyoko , UEKI Hironobu

    電気学会研究会資料. ECT, 電子回路研究会 1996(24), 1-6, 1996-04-03

    References (3)

  • A Synthesis of Current-Mode BiCMOS Neuron Circuit and Its Analysis  [in Japanese]

    Tsukano Kyoko , Inoue Takahiro , Ookuma Keiji

    本稿では,トランスリニア原理を用いた電流モードBiCMOS乗算回路と電流モードCMOS出力関数回路とを用いて構成した電流モードBiCMOSニューロン回路を提案し,その特性を回路シミュレーションにより明らかにする.さらに,同ニューロン回路の応用回路として,Hopfieldニューラルネットワークを用いた15ビット連想記憶回路を構成し,回路シミュレータPSpiceのアナログ・ビヘービア・モデリング機能を …

    Technical report of IEICE. ICD 94(124), 53-60, 1994-06-23

  • A Consideration on the Design of Basic Building Blocks for Analog Fuzzy VLSIs  [in Japanese]

    Tsukano Kyoko , Inoue Takahiro , Egashira Masahiro

    本稿では、アナログファジー推論回路システムのビルディングブロックとして、演算トランスコンダクタンス増幅器(OTA)を用いたMAX, MIN回路、メンバーシップ関数回路、非ファジー化回路の構成と、設計条件について考察する。提案回路は、OTAを基本構成素子として用いているため、回路の設計が容易である、また、回路素子として一部に抵抗を用いるが、これは厳密な値を必要としないためVLSI化の障害とはならない …

    Technical report of IEICE. ICD 94(124), 45-52, 1994-06-23

Page Top