山下 毅雄 YAMASHITA Takeo

ID:9000004781201

(株)日立製作所デバイス開発センタ Device Development Center, Hitachi Ltd., Tokyo, Japan (2001年 CiNii収録論文より)

Search authors sharing the same name

Articles:  1-5 of 5

  • Design Methodology of High Performance Microprocessor using Ultra-Low Threshold Voltage CMOS  [in Japanese]

    MIYAKE Tamotsu , YAMASHITA Takeo , ASARI Norikatsu , SEKISAKA Hideki , SAKAI Toru , MATSUURA Kazuhiro , WAKAHARA Atsushi , TAKAHASHI Hideyuki , HIYAMA Toru , MIYAMOTO Kazuhisa , MORI Kazutaka

    低電源電圧で回路性能を改善するために必要な極低V_THを応用する高性能CMOS MPUの新しい設計方法論を提案する。基板バイアス制御、マルチV_TH、低温IDDQ試験、そして△IDDQ試験により、IDDQ試験時のバックグラウンドリーク電流を増やすこと無く、動作周波数を向上する事が可能となる。結果として、IDDQ試験での不良検出感度を下げることなく、64bit MPUの動作周波数を340MHzから5 …

    Technical report of IEICE. ICD 101(249), 15-21, 2001-07-27

    References (4)

  • Design Methodology of High Performance Microprocessor using Ultra-Low Threshold Voltage CMOS  [in Japanese]

    MIYAKE Tamotsu , YAMASHITA Takeo , ASARI Norikatsu , SEKISAKA Hideki , SAKAI Toru , MATSUURA Kazuhiro , WAKAHARA Atsushi , TAKAHASHI Hideyuki , HIYAMA Toru , MIYAMOTO Kazuhisa , MORI Kazutaka

    低電源電圧で回路性能を改善するために必要な極低V_<TH>を応用する高性能CMOS MPUの新しい設計方法論を提案する。基板バイアス制御、マルチV_<TH>、低温IDDQ試験、そしてΔIDDG試験により、IDDQ試験時のバックグラウンドリーク電流を増やすこと無く、動作周波数を向上する事が可能となる。結果として、IDDQ試験での不良検出感度を下げることなく、64bitMPUの …

    Technical report of IEICE. SDM 101(247), 15-21, 2001-07-27

    References (4)

  • A 450MHz 64bit RISC Processor using Multiple Threshold Voltage CMOS  [in Japanese]

    YAMASHITA Takeo , YOSHIDA Naoki , SAKAMOTO Masatoshi , MATSUMOTO Takashi , KUSUNOKI Mitsugu , TAKAHASHI Hideyuki , WAKAHARA Atsushi , ITO Takuji , SHIMIZU Teruhisa , KURITA Kozaburo , HIGETA Keiichi , MORI Kazutaka , TAMBA Nobuo , KATO Naoki , MIYAMOTO Kazuhisa , YAMAGATA Ryo , TANAKA Hirotoshi , HIYAMA Toru

    最適設計された3種類の閾値をディレイ分析に基づいて使用した450MHz64ビットRISCプロセッサ。18.5x18.5mm^2のチップ内に8.3Mトランジスタの論理と、20MトランジスタのRAMを有する。Lg=0.2μm、Tox=4nm、電源電圧1.8v、7層配線0.25μmCMOSプロセスを適用。低スタンバイ電流で高速動作を実現するために、3種類の閾値を必要最小限に使用する設計技術を新しく導入し …

    Technical report of IEICE. ICD 100(269), 49-55, 2000-08-24

    References (4)

  • A 450MHz 64bit RISC Processor using Multiple Threshold Voltage CMOS  [in Japanese]

    YAMASHITA Takeo , YOSHIDA Naoki , SAKAMOTO Masatoshi , MATSUMOTO Takashi , KUSUNOKI Mitsugu , TAKAHASHI Hideyuki , WAKAHARA Atsushi , ITO Takuji , SHIMIZU Teruhisa , KURITA Kozaburo , HIGETA Keiichi , MORI Kazutaka , TAMBA Nobuo , KATO Naoki , MIYAMOTO Kazuhisa , YAMAGATA Ryo , TANAKA Hirotoshi , HIYAMA Toru

    最適設計された3種類の閾値をディレイ分析に基づいて使用した450MHz64ビットRISCプロセッサ。18.5x18.5mm^2のチップ内に8.3Mトランジスタの論理と、20MトランジスタのRAMを有する。Lg=0.2μm、Tox=4nm、電源電圧1.8v、7層配線0.25μmCMOSプロセスを適用。低スタンバイ電流で高速動作を実現するために、3種類の閾値を必要最小限に使用する設計技術を新しく導入し …

    Technical report of IEICE. SDM 100(267), 49-55, 2000-08-17

    References (4)

  • A 450MHz 64bit RISC Processor using Multiple Threshold Voltage CMOS  [in Japanese]

    YAMASHITA Takeo , YOSHIDA Naoki , SAKAMOTO Masatoshi , MATSUMOTO Takashi , KUSUNOKI Mitsugu , TAKAHASHI Hideyuki , WAKAHARA Atsushi , ITO Takuji , SHIMIZU Teruhisa , KURITA Kozaburo , HIGETA Keiichi , MORI Kazutaka , TAMBA Nobuo , KATO Naoki , MIYAMOTO Kazuhisa , YAMAGATA Ryo , TANAKA Hirotoshi , HIYAMA Toru

    最適設計された3種類の閾値をディレイ分析に基づいて使用した450MHz64ビットRISCプロセッサ。18.5x18.5mm^2のチップ内に8.3Mトランジスタの論理と、20MトランジスタのRAMを有する。Lg=0.2μm、Tox=4nm、電源電圧1.8v、7層配線0.25μmCMOSプロセスを適用。低スタンバイ電流で高速動作を実現するために、3種類の閾値を必要最小限に使用する設計技術を新しく導入し …

    IEICE technical report. Electron devices 100(265), 49-55, 2000-08-17

    References (4)

Page Top