佐野 正浩 SANO Masahiro

Articles:  1-6 of 6

  • An On-Chip Network Visualization Tool for Parallel Programs to Support Development and Performance Analysis  [in Japanese]

    森 洋介 , 佐野 伸太郎 , 佐野 正浩 [他] , 吉瀬 謙二

    マルチコアプロセッサの普及とメニーコアプロセッサの登場により,プロセッサの処理速度が向上する一方で,そのハードウェアは複雑化している.このようなプラットフォーム上で動作する並列プログラムは,複雑な挙動を示すため,その動作状況の確認や性能解析が容易ではないという問題がある.このような問題の対処として,可視化ツールの利用が考えられる.本稿では,メニーコアにおける並列プログラムの開発と性能解析を支援する …

    情報処理学会研究報告 2010年度(6), 1-10, 2011-04

  • Mieru System Software  [in Japanese]

    SANO MASAHIRO , TAKAMAEDA SHINYA , SHIBA SATOSHI , SOH TETSU , ITO SOHEI , KAWAI HIDEMI , SASADA KOICHI , KISE KENJI

    本稿では,先導的 IT スペシャリスト育成推進プログラムの一つである情報理工実践プログラムの一環として 2 大学の学生がチームを結成し,開発した小型計算機システムについて述べる.実習の目的は,ハードウェアリソースの制限が大きい計算機システム開発を通してプロジェクト管理を経験し,組み込みシステム開発への理解を深めることである.FPGA ベースの教育向け小型計算機システム MieruPC をベースに, …

    情報処理学会研究報告. 計算機アーキテクチャ研究会報告 189, O1-O9, 2010-04-21

    References (6)

  • Mieru System Software  [in Japanese]

    SANO MASAHIRO , TAKAMAEDA SHINYA , SHIBA SATOSHI , SOH TETSU , ITO SOHEI , KAWAI HIDEMI , SASADA KOICHI , KISE KENJI

    本稿では,先導的 IT スペシャリスト育成推進プログラムの一つである情報理工実践プログラムの一環として 2 大学の学生がチームを結成し,開発した小型計算機システムについて述べる.実習の目的は,ハードウェアリソースの制限が大きい計算機システム開発を通してプロジェクト管理を経験し,組み込みシステム開発への理解を深めることである.FPGA ベースの教育向け小型計算機システム MieruPC をベースに, …

    情報処理学会研究報告. [システムソフトウェアとオペレーティング・システム] 114, O1-O9, 2010-04-21

    References (6)

  • A Logical Core Translation to Realize Task Allocation Flexibly in Many Core Processors  [in Japanese]

    SANO Masahiro , SANO Shintaro , MIYOSHI Takefumi , KISE Kenji

    全国大会講演論文集 第72回(アーキテクチャ), 203-204, 2010-03-08

    IPSJ  References (2)

  • A method of task mapping to improve many-core processor performance  [in Japanese]

    SANO Shintaro , SANO Masahiro , SATO Shimpei , MIYOSHI Takefumi , KISE Kenji

    全国大会講演論文集 第72回(アーキテクチャ), 197-198, 2010-03-08

    IPSJ  References (2)

  • A Study of Task Allocation Problem for Many-core Processor with Consideration of Network Traffic  [in Japanese]

    SANO Shintaro , SANO Masahiro , SATO Shimpei , MIYOSHI Takefumi , KISE Kenji

    プロセッサに搭載されるコア数が増加したメニーコアアーキテクチャでは,プログラム中の並列性を活用することで,その演算性能を引き出すことが重要になる.我々が評価したところ,メニーコアアーキテクチャでは,並列化したタスクのコアへの配置方法が性能に影響を与えることがわかった.しかし,プログラマが最適な並列化タスクのコアへの配置(タスク配置)を記述することが困難であるため,コンパイラなどのツールによって最適 …

    IEICE technical report 109(296), 31-36, 2009-11-13

    References (10)

Page Top